

# **PCT**


# WORLD INTELLECTUAL PROPERTY ORGANIZATION International Bureau



# INTERNATIONAL APPLICATION PUBLISHED UNDER THE PATENT COOPERATION TREATY (PCT)

(51) International Patent Classification 6: WO 98/27660 (11) International Publication Number: H04L 12/56 A3 (43) International Publication Date: 25 June 1998 (25.06.98) (81) Designated States: CA, JP, European patent (AT, BE, CH, DE, (21) International Application Number: PCT/US97/23285 DK, ES, FI, FR, GB, GR, IE, IT, LU, MC, NL, PT, SE). (22) International Filing Date: 16 December 1997 (16.12.97) Published (30) Priority Data: With international search report. 16 December 1996 (16.12.96) 08/767,576 US 18 April 1997 (18.04.97) 08/844,171 US (88) Date of publication of the international search report: 08/901,061 24 July 1997 (24.07.97) US 15 October 1998 (15.10.98) (71) Applicant: JUNIPER NETWORKS [US/US]; 3260 Jay Street, Santa Clara, CA 95051 (US). (72) Inventors: SINDHU, Pradeep, S.; 1557 Montalto Drive, Mountain View, CA 94040 (US). ANAND, Ramalingam, K.; 3096 Toscana Court, San Jose, CA 95135 (US). FERGU-SON, Dennis, C.; 203 Orchard Glen Court, Mountain View, CA 94043 (US). LIENCRES, Bjorn, O.; 2731 Greer Road, Palo Alto, CA 94303 (US). (74) Agents: BOROVOY, Roger, S. et al.; Fish & Richardson P.C., Suite 100, 2200 Sand Hill Road, Menlo Park, CA 94025 (US).

#### (54) Title: HIGH SPEED SWITCHING DEVICE



#### (57) Abstract

A router (20) for switching a data packet between a source (10) and destination (30) in a network including a plurality of input ports each including a data handler. The data handler divides a data packet into one or more fixed length cells. The router (20) includes a plurality of output ports at least one of which is for routing the data packet to the destination (30) and a memory divided into a plurality of memory banks. An input switch receives fixed length cells from the input ports and writes a single output switch routes cells received from the memory to an appropriate output port.

## FOR THE PURPOSES OF INFORMATION ONLY

Codes used to identify States party to the PCT on the front pages of pamphlets publishing international applications under the PCT.

AL	Albania	ES	Spain	LS	Lesotho	SI	Slovenia
AM	Armenia	FI	Finland	LT	Lithuania	SK	Slovakia
AT	Austria	FR	France	LU	Luxembourg	SN	Senegal
AU	Australia	GA	Gabon	LV	Latvia	SZ	Swaziland
AZ	Azerbaijan	GB	United Kingdom	MC	Monaco	TD	Chad
BA	Bosnia and Herzegovina	GE	Georgia	MD	Republic of Moldova	TG	Togo
BB	Barbados	GH	Ghana	MG	Madagascar	TJ	Tajikistan
BE	Belgium	GN	Guinea	MK	The former Yugoslav	TM	Turkmenistan
BF	Burkina Faso	GR	Greece		Republic of Macedonia	TR	Turkey
BG	Bulgaria	HU	Hungary	ML	Mali	TT	Trinidad and Tobago
BJ	Benin	IE	Ireland	MN	Mongolia	UA	Ukraine
BR	Brazil	IL	Israel	MR	Mauritania	UG	Uganda
BY	Belarus	IS	Iceland	MW	Malawi	US	United States of America
CA	Canada	IT	Italy	MX	Mexico	UZ	Uzbekistan
CF	Central African Republic	JP	Japan	NE	Niger	VN	Viet Nam
CG	Congo	KE	Kenya	NL	Netherlands	YU	Yugoslavia
CH	Switzerland	KG	Kyrgyzstan	NO	Norway	zw	Zimbabwe
CI	Côte d'Ivoire	KP	Democratic People's	NZ	New Zealand		
CM	Cameroon		Republic of Korea	PL	Poland		
CN	China	KR	Republic of Korea	PT	Portugal		
CU	Cuba	KZ	Kazakstan	RO	Romania		
CZ	Czech Republic	LC	Saint Lucia	RU	Russian Federation		
DE	Germany	LI	Liechtenstein	SD	Sudan		
DK	Denmark	LK	Srì Lanka	SE	Sweden		
EE	Estonia	LR	Liberia	$\mathbf{s}\mathbf{G}$	Singapore		

- 1 -

## HIGH SPEED SWITCHING DEVICE

### Background

The present invention relates generally to data routing systems, and more particularly to a method and apparatus for routing packets through a network.

In packet switch communication systems, a router is a switching device which receives packets containing data or control information on one port, and based on destination information contained within the packet, routes the packet out another port to the destination (or intermediary destination).

Conventional routers perform this switching

15 function by evaluating header information contained within a first data block in the packet in order to determine the proper output port for a particular packet.

Efficient switching of packets through the router is of paramount concern. Referring now to Figure 1a, a 20 conventional router includes a plurality of input ports 2 each including an input buffer (memory) 4, a switching device 6 and a plurality of output ports 8.

Data packets received at an input port 2 are stored at least temporarily, in input buffer 4 while 25 destination information associated with each packet is decoded to determine the appropriate switching through the switching device 6. Obviously, if the decoding process takes too long as compared to the rate at which packets are received, a larger memory element will be required. In addition, the packet may be forced to remain in the input buffer after the destination information is decoded if the switching device cannot make the connection. Blocking refers to a condition in

- 2 -

which a connection cannot be made in the switch due to the unavailability of the desired output port (the port is busy, e.g., routing another packet from a different input port). The size of each input buffer 4 is dependent on a number of factors including: the line input rate, the speed of the look-up process, and the blocking characteristics for the switching device.

Unfortunately, these types of routers are inefficient in a number of respects. Each input port 10 includes a dedicated input buffer and memory sharing between input ports is not provided for in the design. Each input buffer must be sized to meet the maximum throughput requirements for a given port. However, design trades (cost) often necessitate smaller buffers 15 for each port. With the smaller buffers, the possibility arises for packets to be dropped due to blocking conditions. While excess memory capacity typically existed in the router (due to the varied usage of the input ports), no means for taking advantage of the excess is afforded.

To prevent the dropping of packets, designers developed "non-blocking" routers. Referring now to Figure 1b, a conventional "non-blocking" router includes a plurality of input ports 2 each including an input 25 buffer (memory) 4, a switching device 6 and a plurality of output ports 8 each having an output buffer 9. In order to avoid blocking conditions, each output port 8 was configured to include an output buffer 9. Each output port could simultaneously be outputting packets as 30 well as receiving new packets for output at a later time. If the size of the output buffer was sufficiently large, then no data packets would be dropped.

**-** 3 -

However, these designs are even more inefficient in terms of memory capacity and cost. Again, each output port includes a dedicated output buffer and memory sharing between output ports is not provided for in the design. Each output buffer must be sized to meet the maximum throughput requirements for a given port (in order to maintain its "non-blocking" characteristics). Even more excess memory capacity typically exists in the router (due to the varied usage of the input ports and output ports), yet no means for taking advantage of the excess is afforded. Twice the amount and bandwidth of memory has to be used than required to support the amount of data being moved through these types of devices.

# Summary of the Invention

In general, in one aspect, the invention provides a router for switching a data packet between a source and destination in a network including a plurality of input ports each including a data handler. The data handler divides a data packet into one or more fixed length

20 cells. The router includes a plurality of output ports at least one of which is for routing the data packet to the destination and a memory divided into a plurality of memory banks. A input switch receives fixed length cells from the input ports and writes a single cell in a cell

25 slot time span to each memory bank. An output switch routes cells received from the memory to an appropriate output port.

Aspects of the invention include the following features. The input switch includes a linking engine for linking cells in the data packet to allow retrieval of the data packet from non-contiguous locations in the memory.

- 4 -

The router further includes an indirect cell generator for generating one or more indirect cells. The linking engine tracks the location in the memory where consecutive cells of the data packet are stored and provides an address in memory of each cell in the data packet for storage in indirect cells.

The input switch time division multiplexes the writing of data packets to the memory such that consecutive cells from the input port are written to 10 consecutive banks in the memory. The input switch includes a key reading engine for extracting key information from a first cell received at the input switch associated with the data packet. The router further includes a controller coupled to the input switch 15 for receiving the key information therefrom. The controller decodes destination information from the key information received from the input switch and outputs a notification defining a routing of the data packet from the memory to the output port.

The output port includes a result processor for receiving the notification from the controller and initiates a transfer of the data packet from the memory to the output port. The input switch includes a reservation table for scheduling transfers from the

25 memory to the output switch. The output switch routes the notification to the output port and thereafter the output port issues a request to the input switch to transfer the data packet from memory to the output port through the output switch. The request from the output port is stored in the reservation table. The requests to transfer cells from memory to the output switch are time domain multiplexed so that during one cell slot time span at most a single read request is issued to each bank in

- 5 -

the memory for servicing. The memory outputs at most a single cell per bank in one cell slot time span.

One advantage of the invention is that packets may be switched through the router at line rates without requiring the storage of the packets in expensive high speed memory by providing a switching architecture that efficiently manages and routes packets through the switch.

Other advantages and features will be apparent 10 from the following description and claims.

## Brief Description of the Drawings

Figure 1a and 1b are block diagrams of conventional router devices.

Figure 2a is a schematic block diagram of a data 15 routing system according to one embodiment of the present invention.

Figure 2b is a schematic block diagram of a router according to one embodiment of the present invention.

Figure 3 is a schematic block diagram of an input 20 port according to one embodiment of the present invention.

Figure 4a is a schematic block diagram of a router including the timing and ordering of transfers from the input port to input switch according to one embodiment of the present invention.

Figure 4b is a data structure for a cell transferred between an input port and an input switch according to one embodiment of the present invention.

Figure 5a is a schematic block diagram of an input 30 switch according to one embodiment of the present invention.

- 6 -

Figure 5b is a schematic block diagram of a router including the timing and ordering of transfers from the input port to memory according to one embodiment of the present invention.

Figure 6 is a data structure for a route request stored in a key buffer according to one embodiment of the present invention.

Figure 7 is a data structure for an indirect cell according to one embodiment of the present invention.

10 Figure 8 is a data structure for a cell transferred between the input switch and a memory bank according to one embodiment of the present invention.

Figure 9 is a schematic block diagram of a reservation table according to one embodiment of the 15 present invention.

Figure 10 is a flow diagram of a process of loading a reservation table according to one embodiment of the present invention.

Figure 11a is a schematic block diagram of a 20 memory according to one embodiment of the present invention.

Figure 11b is a schematic block diagram of a router including the timing and ordering of transfers from the input port to memory according to one embodiment 25 of the present invention.

Figure 12 is data structure for a cell output from a memory bank to output switch according to one embodiment of the present invention.

Figure 13 is a schematic block diagram of a 30 controller according to one embodiment of the present invention.

Figure 14 is a data structure for an output request transferred from the controller to the output

- 7 -

switch according to one embodiment of the present invention.

Figure 15 is a schematic block diagram of an output switch according to one embodiment of the present invention.

Figure 16 is a data structure for a cell transferred from the output switch to an output port according to one embodiment of the present invention.

Figure 17 is a schematic block diagram for an 10 output port according to one embodiment of the present invention.

Figure 18 is a flow diagram for a process of routing a packet through a router according to one embodiment of the present invention.

Figure 19 is a schematic block diagram of a router according to one embodiment of the present invention including sequence flow information for following the flow of operations performed by the router in routing a packet from an input port to its appropriate output port.

Figure 20 is a schematic block diagram of a multifunction port according to one embodiment of the present invention.

Figure 21 is a schematic block diagram of a router including multi-function port according to one embodiment 25 of the present invention.

#### Detailed Description

Referring to Figure 2a, in a packet switching system, a source 10 is connected to one or more routers 20 for transmitting packets to one or more destinations 30. Each router includes a plurality of ports that are connected to various sources and destinations. A packet

from source 10 may pass through more than one router 20 prior to arriving at its destination.

Referring to Figure 2b, each router 20 includes an input switch 100, an output switch 102, a memory 104

5 including one or more memory banks 105, a controller 106 and a plurality of input and output ports 107 and 108, respectively. Associated with the controller 106 is controller memory 109 for storing a routing table. Input switch 100 is connected to each input port 107, while output switch 102 is connected to each output port 108 in router 20. In one embodiment, router 20 includes eight input and output ports 107 and 108, respectively.

In operation, packets are received at an input port 107, transferred to input switch 100 and stored

15 temporarily in memory 104. When the packet is received by switch 100, a key is read from the first data block in the packet and transferred to controller 106. The key contains destination information which is derived from the header field associated with the first block of data 20 in a packet and other information (source ID, flow ID, etc.).

A route look-up engine 110 in controller 106
performs a trie based search based on the key information
and returns a result which includes the output port

25 associated with the destination. The result is coupled
with other information (source ID, flow ID, packet
length, etc.) for routing the packet through router 20
and provided as a notification from controller 106 to
output switch 102. Output switch 102 transfers the

30 notification to the identified output port 108. Upon
receiving the notification information, the output port
108 initiates the transfer of the packet from memory 104

- 9 -

through output switch 102 back to the appropriate output port 108.

Referring to Figure 3, each input port 107 includes a line input interface 300, a data handler 304
5 and a cell output port 306. Packets are received at line input interface 300. As the packets are received, data handler 302 divides the packets received into fixed lengths cells. In one embodiment of the present invention, the length of each cell is 80 bytes, with 16
10 bytes of internal header (control information) and 64 bytes of cell data. As the data handler divides the incoming packet into fixed length cells, it synchronously outputs the cells to input switch 100 through cell output port 306.

Referring now to Figure 4a, a single cell 450 is transferred from an input port 107 to input switch 100 at each cell slot "T". For a given cell slot "T", input port 107 receives a total of "N" cells, where "N" is equal to the number of input ports.

The data format for each cell 400 transferred from an input port 107 to input switch 100 includes an internal header 402 and a cell data field 404 as is shown in Figure 4b. The internal header 402 includes a type field 406, stream field 408, and packet header fields 25 410.

The type field 406 indicates the type of cell to be transferred from the input port. At each cell slot (20 clock cycles in one embodiment), an input port may transfer either a data cell, an indirect cell placeholder.

Data cells contain data associated with an incoming packet. An indirect cell placeholder is an empty cell, and is used in conjunction with indirect addressing for

- 10 -

the storage of the cells in the memory 104. Delayed indirect cell placeholders arise when a data stream that requires indirect addressing terminates at a time prior to the designated time for writing the last indirect addressing cell associated with the data stream to memory 104. The generation and operation of indirect placeholders and delayed indirect placeholders will be discussed in greater detail below in conjunction with Figure 7.

Stream field 408 indicates the stream to which the cell data belongs. In one embodiment of the present invention, each input port is capable of handling up to sixteen separate streams of data at a time.

Packet header field 410 contains header

15 information associated with a given packet and includes start offset information, packet length and interface index information.

Referring to Figure 5a, input switch 100 includes a round robin data handler 500, one or more input port interfaces (501-0 through 501-7, one for each input port 107), one or more memory interfaces 502 (502-0 through 502-7, one associated with each memory bank), a like plurality of pointers 504 (504-0 through 504-7), an output processor 505, one or more output port interfaces 506 (506-0 through 506-7, one for each output port 108), a reservation table 508, an indirect cell processor 510, controller interface 512 and read controller 516.

Round robin data handler 500 receives cells from each input port and transfers them to output processor 30 505 for output to an appropriate memory bank 105 in memory 104. Round robin data handler 500 services the inputs (cells) received on input port interfaces 501 in a round robin, time division multiplexed manner. That is,

- 11 -

for a given cell slot, one cell from each input port is received at the round robin data handler 500 and subsequently transferred to output processor 505 for transfer at the next cell slot to a memory bank 105 in 5 memory 104. At the next time cell slot, data handler 500 transfers the next cell received from the same input port to output processor 505 for transfer to a different memory bank. In one embodiment, the next cell received is transferred to the next memory bank (next in numerical order) in the memory array. Alternatively, another time dependent permutation may be used to control the transfer of successive cells from the same input port.

Referring to Figure 5b, the timing and ordering of transfers from the input to memory is shown. For the

15 purposes of this example, a sequence of cells is depicted on each transmission line. For the purposes of this example only each transmission line is considered to be very long and contains data associated with two or more cells. In operation, the transmission lines are short

20 and multiple cells are not present on a transmission line at a given time. At cell slot T4 a series of cells 450-0 through 450-7 are transferred down transmission lines 458, one from each input port 107 to input switch 100.

At cell slot T3 (one just prior in time to cell slot T4)

25 a series of cells 452-0 through 452-7 are transferred down transmission lines 458, one from each input port 107 to input switch 100.

Round robin data handler 500 and output processor 505 within the input switch 100 transfer cells out to 30 memory 104 on transmission lines 460. As can be seen at cell slot T2, output processor 505 outputs one cell  $454-B_0$  to  $454-B_7$  to each memory bank in a single cell slot. The "B<sub>x</sub>" designator indicates the input port from which the

- 12 -

particular cell was received. One cell from each input port is written to memory 104 per cell slot. At time period T1 (one cell slot prior to cell slot T2), again one cell  $(456-B_0$  to  $456-B_7$ ) is written to each memory bank. Round robin data handler 500 time division multiplexes the transfers to output processor 505 such that consecutive cells from the same input port are written to consecutive memory banks 105 in memory 104.

Referring again to Figure 5a, pointer 504

10 indicates the location in an associated memory bank to which the next cell will be written. Output processor 505 writes a cell to a memory location in a particular memory bank based on the next available address in the bank as is indicated by the associated pointer 504.

Round robin data handler 500 includes a key reading engine 514 for determining the key information associated with a first cell in a packet and a linking engine 515 for linking cells in the same packet.

The process of reading key information is known in the art. After the key is determined for a given packet, it is stored temporarily in key buffer 516 in input switch 100 until the entire packet has been stored in memory 104. The data structure for entries 600 in the key buffer 516 is shown in Figure 6. Each entry 600 includes a key 602, full address 604, offsets 606 and an indirect cell indicator 608.

Linking engine 515 determines the starting address (full address) in memory for the first cell in a given packet. The starting address includes the bank number in 30 memory 104 (the bank number which is assigned to store the cell by round robin data handler 500) and the first available address location in the designated bank (as is indicated by the associated pointer 504). The starting

- 13 -

address (full address 604) is stored in key buffer 516 along with the associated key 602 for the packet. When the next cell associated with the same packet arrives at switch 100, an offset 606 associated with the offset at 5 which the cell is to be written (relative to the full address) is computed and stored in key buffer 516. In one embodiment of the present invention, up to four offsets 606 are stored. Each offset address is computed based on the relative offset in memory between the 10 location of the last cell in memory and the value of the pointer 504 associated with the current memory bank which is to be written.

If more than five data cells are included in a packet, then the indirect cell indicator is set, and the last offset indicates the address in memory where the first indirect cell associated with the packet is stored. Indirect cells will be described in greater detail below in conjunction with Figure 7. After the packet has been stored in memory, the associated entry in key buffer 516 (a route look-up request) is forwarded via the controller interface 512 to the controller 106 for processing. Alternatively, the key may be transferred after the first five cells have been stored in memory.

25 packet is performed by using the offsets described above and indirect cells. Offsets are used to link the first 5 cells in a packet, while indirect cells are used to link the remaining cells in a packet. In one embodiment, if a cell contains 5 cells or less, no indirect cells are required to be used. Indirect cell processor 510 performs the linking of cells in memory for a given packet. Indirect cell processor 510 generates indirect cells for storage in memory 104. Indirect cells contain

- 14 -

offset information associated with the relative offset in memory space between contiguous cells in the packet.

Indirect cell processor includes indirect cell memory 520 for storing indirect cell data during the formation of indirect cells.

Referring now to Figure 7, the data structure for an indirect cell 700 includes a linking field 702, a plurality of offset fields 704, and a last field 706. Linking field 702, when not set, indicates the current 10 indirect cell is the last cell in the chain of indirect cells for a given packet. If set, then more indirect cells exist for the given packet. If more indirect cells exist, then last field 606 indicates the offset to the location in memory of the next indirect cell associated 15 with the packet. In one embodiment of the present invention, each indirect cell contains 56 offset data blocks for linking 56 cells in memory.

As was described above, when a packet is received, the linking engine processes the first five cells and 20 stores linking information in the form of a start address and four offsets in key buffer 516. In the event more than five cells are contained within a packet, the indirect cell processor takes over for the linking engine and computes the offsets associated with the locations in 25 memory where the remaining cells in the packet are stored. Round robin processor 500 passes cells to the output processor 505 for transfer to an associated memory bank in memory 104. Round robin processor 500 enables the indirect cell processor when the packet being 30 processed contains more than 5 cells (based on header information included within the first cell). At the time for writing the fifth cell to memory, indirect cell processor 510 stores in indirect cell memory 520 the

- 15 -

address (the "indirect cell address") associated with the location in memory at which the fifth cell would have been written if it had been the last cell in the packet. The indirect cell address indicates the location in 5 memory where the indirect cell is to be written when it is full (or when the last cell of the packet is processed).

When a indirect cell is full (having stored offsets in all available locations except the last field 706), then the indirect cell processor stores the offset associated with the location in memory where the next indirect cell is located in the last field 606.

Thereafter, the full indirect cell is written to its appropriate place in memory. The writing of the indirect cell to memory coincides with the receipt of an indirect cell placeholder by the input switch 100 from the associated input port 107. This process continues until the last cell in a packet is stored in memory. At that time, the last indirect cell is written to memory, and the associated entry 600 from the key buffer 516 is transferred to the controller 106 for processing.

As often will be the case, the last cell of a packet will not coincide with the timing required to write the completed indirect cell immediately into

25 memory. This is because packet length is completely arbitrary. The end of a packet will likely not coincide with the filing of an entire indirect cell. When a packet has completed (all cells have been received by the input switch) and the last entry in the indirect cell is written, the indirect cell is free to be written to memory. However, the writing will be delayed until the proper time, hence the term delayed indirect cell. A delayed indirect cell is a indirect cell that is the last

- 16 -

indirect cell associated with a packet. It is delayed, because it is written to memory after the rest of the packet has been written to memory. The timing of the write to memory is dictated by the address which is

5 reserved for the indirect cell. As was described above, at the time for the creation of an indirect cell, its position in memory is reserved. The delayed indirect cell will be written to memory at the next time slot available for the particular input port to write to the

10 particular memory bank after the packet has been completed. The timing of the write to memory of delayed indirect cells coincides with the receipt of a delayed indirect placeholder from the appropriate input port 107.

Read controller 517 controls the transfer of read

15 request signals flowing from input switch 100 out memory
interface 502 to the individual memory banks in memory
104. Read controller 517 receives read requests from each
output port through output port interfaces 506. The
format of each request includes source identification

20 (output port) and a full address in memory which is to be
read. At each cell slot, each output port may generate a
read request for processing by switch 100 to read a
memory location in memory 104, resulting in the reading
of a cell (a read reply) from a memory bank 105 (on a

25 subsequent cell slot) to output switch 102.

The data structure of a cell transferred from input switch 100 (via the output processor 505) to a memory bank 105 in memory 104 is shown in Figure 8. At each cell slot, output processor 505 generates a cell 800 which includes a read request source field 802, read address 804, write address 806 and data field (cell data received from input port 107) 808. The read request source field 802 indicates the output port requesting

- 17 -

the read (destination output port 108). Output processor 505 receives read requests from read controller 517 and bundles the read request with any write request received from round robin data handler 500 destined for the same 5 memory bank. At each cell slot, output processor 505 provides a cell 800 which may include a write and read request to each memory bank 105 in memory 104.

Read controller 517 loads a reservation table 508 as requests to transfer packets are received from the 10 various output ports 108. The reservation table is loaded such that at every cell slot a single read request is generated for each bank of memory 105. Referring now to Figure 9, reservation table 508 includes a plurality of columns 900, one for each memory bank 105 in memory 15 104, a plurality of rows 902, placeholders 904 and loaded entries 906. Each row represents a set of read requests (one per memory bank) to be generated on a single cell slot. Each row includes a single entry for each output port 108. At each cell slot, each output port is capable 20 of requesting a read from a single memory bank 105 in memory 104. Associated with reservation table 508 is a read pointer 908. The pointer points to the next row in the reservation table to be read. Rows ahead of the read pointer correspond to requests that will be queued at a 25 later cell slot time. In one embodiment, the pointer moves at least one row in each cell slot time.

Loaded entries 906 reflect read requests to be performed as a result of reservation requests received from output switch 102. Placeholders 904 represent

30 available read requests which have not as of yet been requested. At each cell slot, the read controller 517 performs three functions: loading entries in the reservation table at the first available location in the

- 18 -

table (after the read pointer) outputting the last row as read requests to the output processor 505; and refreshing the table, moving out the last row, incrementing the rows and creating a new row at the top of the table. The 5 number of rows in the reservation table must be as large as the product of the latency in processing read requests times the number of banks. In one embodiment, 48 rows are included in reservation table 508 reflecting a system including six cell slots of latency and eight memory banks.

At initialization, reservation table 508 contains placeholders 904 in all of the rows 902. Placeholders 904 are locations in the reservation table which have not been loaded. As read requests are processed by the read 15 processor, certain ones of the placeholders 904 are converted to loaded entries 906 based on the read requests. Loaded entries 906 include a read request address.

Referring now to Figure 10, the process of loading the reservation table includes receiving a read request (full address) from an output port (1000). The read controller decodes the read request to determine the column (based on the memory bank to be read from) in the reservation table to search (1002). The read processor searches, starting at the bottom of the reservation table, for the first placeholder associated with the output port that generated the read request (1004). The read processor transforms the placeholder 904 to a loaded entry 906 by writing the full address of the read request at the location (1006). The process repeats for each read request received by the read controller (1008).

Referring now to Figure 11, memory 104 includes a plurality of memory banks 105. Each memory bank includes

- 19 -

a input port 1102 and output port 1104. At each cell slot, each memory bank receives at most one write and one read request via input port 1102. The write requests are associated with cells received from input ports 107.

5 Read requests reflect a request for cell data to be transferred from a memory bank 105 to output switch 102. The data structure associated with the cells written from memory 104 to output switch 102 is shown in Figure 12. Each cell 1200 includes an output port identifier 1202 10 and cell data 1204.

In one embodiment, the memory is divided into a plurality of banks where the number of memory banks is equal to the number of input and output ports. A one to one relationship exists between input ports, output ports and memory banks. In this embodiment, the transfer of cells from the input switch 100 to memory 104 is performed in a time division multiplex fashion. That is, consecutive cells from a given input port are directed to different memory destination locations. At each time 20 period (cell slot), the input switch transfers to memory a single cell from each input port (as available) into memory. At a next time T+1 the input switch transfers again a single cell from each input port into memory. Successive entries from the same input port are written to different memory banks 105 in memory 104.

Referring now to Figure 13, controller 106 includes controller memory 109, route look-up engine 110, input switch interface 1300, and output switch interface 1302. Controller 106 receives a route look-up request from input switch 100 at the input switch interface 1300. In one embodiment of the present invention a plurality of route look-up engines 110 are included in controller 106, each receiving look-up requests in round-robin fashion so

- 20 -

as to speed the routing process. In one embodiment, controller memory 109 is a four bank static random access memory (SRAM) that requires thirty two route look-up engines 110 to service at full bandwidth. The matching of keys retrieved from a packet in order to determine a best match route through the router is described in greater detail in co-pending patent application entitled "HIGH SPEED VARIABLE LENGTH BEST MATCH LOOK-UP IN A SWITCHING DEVICE", filed on December 16, 1996, by 10 Fergusen et al., serial number 08/767,576, which is hereby expressly incorporated by reference.

The route look-up engine servicing the route look-up request performs a best match look-up and outputs notification through output switch interface 1302 to output switch 102. The notification includes a result which indicates the output port to be used in the transfer of the packet to its destination.

Referring now to Figure 14, the data structure associated with the notification outputted by the controller 106 to the output switch 102 is shown. Th data structure 1400 for the notification includes a mask 1402, a next hop index pointer 1404, full address 1406, offsets 1408 and packet length 1410.

The mask field 1402 is used to indicate which

25 output port connected to output switch 102 is to transfer
the packet. In one embodiment, the notification may be
sent to more than one output port resulting in the
broadcast of the associated packet.

Associated with each output port 108 is a memory.

30 The next hop index pointer points to a location in the memory. The memory is used to store media header information associated with a particular type of packet transfer. Next hop addresses and media headers will be

- 21 -

described in greater detail below in association with output port 108.

The full address 1406 indicates the starting address in memory where the first cell in the packet is stored. As was described above, offsets 1408 provide linking information for retrieving cells or an indirect cell associated with the packet.

Referring now to Figure 15, output switch includes a controller interface 1500, one or more memory inputs 1502 (1502-0 through 1502-7, one for each memory bank), one or more outputs 1504 (1504-0 through 1504-7, one for each output port), a result processor 1506 and an output processor 1508. Output switch 102 performs four functions: receive output results, process output 15 results, receive cells from memory and output cells to output ports.

Cells from memory are received at memory inputs 1502 and transferred to output processor 1508. Output processor 1508 decodes the destination output port from 20 the cell information received from memory and transfers the cell data to the appropriate outputs 1502. At each cell slot, output switch 102 receives a cell for processing from each bank in memory 104.

Output switch 102 receives notification from
25 controller 106 on controller interface 1500. Result
processor 1506 decodes the result (route) and determines
which output port(s) 108 is (are) to receive the route
data. Based on mask 1402 in the notification, result
processor 1506 transfers the notification to output

30 processor 1508 for transfer to each respective output
port 108 so indicated. At each cell slot, output
processor 1508 provides (via outputs 1504) a route to
each output port 108.

- 22 -

The data structure associated with the data transferred from output processor 1508 to output ports 108 is shown in Figure 16. A cell 1600 includes a header 1602 and data field 1604. The header 1602 includes 5 memory bank source information 1606 and route information 1608. The memory bank source information includes a source identifier for indicating which memory bank provided the cell in data field 1604. Route information 1608 contains data from the notification including a next 10 hop index, packet length, full address and offsets.

Referring now to Figure 17, each output port 108 includes an output switch interface 1700, an input switch interface 1702, a buffer 1704, an output request processor 1706, an line output interface 1708, storage device (memory) 1710, output buffer 1712 and output formatter 1714.

Output ports 108 receive notification that a packet is to be processed by cells 1600 received at the output switch interface 1700. The output request 20 processor 1706 stores the request in buffer 1704 and subsequently generates a read request to input switch 100 associated with the first address in memory where the packet is stored. The output request processor 1706 generates the first read request based on the full 25 address received from output switch 102. Thereafter subsequent read requests are generated for transmission to the input switch based on the offset information provided in the request (from cell 1600) or indirect cells (as will be described below).

If the packet length, as determined from the route information provided with the cell 1600, is greater than five (5) cells, then the output request processor first requests the transfer (read from memory) of the first

- 23 -

indirect cell associated with the packet. This is accomplished by computing the address of the indirect cell based on the full address and the offsets provided in cell 1600. After the indirect cell request is 5 generated, the output request processor generates read requests for the remaining cells in the packet based on the full address and the offsets provided in cell 1600. Upon receipt of a indirect cell from the output switch 102, output request processor continues to generate read 10 requests for the remaining cells in the packet based on the offset information contained within the indirect cell.

Subsequent indirect cells are retrieved in a similar fashion. That is, at the time for reading the 15 next indirect cell, the address of the next indirect cell is computed based on the last offset stored in the previous indirect cell. The timing of retrieving the indirect cells is accomplished such that no delays in the output stream are required. Each subsequent indirect cell is retrieved prior to the end of the processing of the prior indirect cell. In this way, once the output stream is initialized, no buffering of data is required and no interruptions due to the latency associated with the retrieval process are experienced.

Output requests to an individual memory bank are processed strictly in order. That is, output port may track each request issued to a memory bank and is assured that the data received in response to a series of requests to the same memory bank will be strictly delivered according to the sequence or pattern which they were issued. Output request processor keeps track of requests generated for each memory bank. Output buffer 712 includes a plurality of queues, two for each memory

- 24 -

bank (one request queue and one reply queue), that are used to order cells received from memory according to the particular stream to which they are assigned. The request queue contains a stream number and a read

5 address. When a request is issued to memory, the entry is removed from the request queue and the stream number portion is placed in the reply queue. When a reply is received, the entry at the head of the reply queue is removed and the reply is sent to the stream number

10 indicated by the stream number retrieved from the reply queue.

As cells are received back at the output port 108 (responsive to the read requests), they are stored in output buffer 1712. For given packet, the output port stores the number of cells required to provide a streamed output. In one embodiment of the present invention, twelve cells are stored prior to beginning to output (stream data) from the output port. The selection of the number of cells for storage in output buffer 1712 is based on the latency in the read process (number of clock cycles between a read request from an output port and the arrival of the cell associated with the read request to the output port).

Output formatter 1714 receives the cells from

25 output buffer 1712 and couples the data with media header information stored in memory 1710. Each request (notification) received from output switch 102 includes a next hop index. The next hop index indicates the starting address in memory 1710 of the media header

30 information associated with a given type of transmission (derived from the destination of the packet). Output formatter 1714 couples the cell data returned from memory with the appropriate media header to generate a proper

- 25 -

packet for transfer out of router 20 on the line output interface 1708.

Referring now to Figure 18, in a method of routing packets through a switch a packet is received at an input 5 port (1800). The input port divides the packet into fixed length cells and transfers the cells to an input switch (1802). Input switch removes the key information from the first cell in a packet and stores it temporarily in a key buffer (1804). Thereafter the input switch 10 routes the cells to memory banks in a time division multiplexed manner (1806). The input switch stores the first address associated with where the first cell is written in memory and computes offsets for each additional cell associated with the offset in memory for 15 the next contiguous memory bank into which the next cell is written (1808). The input switch creates indirect cells to store linking information for the packet if the packet length exceeds five cells (1810). If the number of cells exceeds the number of available offsets in an 20 indirect cell, then the old indirect cell is stored in memory and a new indirect cell is created and loaded based on the offsets calculated for each new cell received at the input switch.

When the packet (and its indirect cells if any)

25 have been stored in memory, then the key, full address of
the first cell and offset information is transferred as a
look-up request to a controller (1814). The controller
performs a best match look-up and generates a result of
the look-up. The result which includes the destination

30 port (output port), address, offset information and next
hop index (1816). A notification including the result is
transferred to the output switch for transfer to the
appropriate output port (1818).

- 26 -

Upon receipt of a notification, the output port generates read requests a cell at a time to the input switch for the data associated with the packet (1820). The input switch issues the read requests in a time

5 division multiplexed fashion generating a single request to each memory bank per cell slot (1822). When the memory bank receives the request from the input switch, the output port associated with the request and the cell data is written to the output switch (1824). Again, at

10 each cell slot, the output switch transfers a single cell to each of the output ports. Upon receipt, the output port couples the cell data with media header information and streams the data to the destination (1826).

#### 15 Alternative Embodiments

In one embodiment of the present invention, an output port, an input port and a memory bank are contained in a single device. The architecture of this multifunction port including memory is shown in Figure 19. Specifically, the multifunction port 1900 includes a memory bank 105, a line input interface 300, a data handler 302, a buffer 1704, output request processor 1706, a line output interface 1708, a storage device 1710, a FIFO 1712, output formatter 1714, an input switch interface 1902 and an output switch interface 1904.

The multifunction port is used in conjunction with the input switch, output switch and controller as is shown in Figure 20. The various piece components of the input port, output port and memory bank perform the identical functions described above. However, the combination of the devices into a single unit simplifies the interfaces between the components. Specifically, the

- 27 -

revised format for transfers between the multifunction port and the input switch is shown in Figure 21.

A cell 2100 transferred from a multifunction port 1900 to the input switch contains a cell header 2102 and 5 cell data 2104. Cell header 2102 includes a type field 406, stream field 408, and packet header fields 410 similar in function to those fields described above in reference to Figure 4. In addition, cell header 2102 includes a read request in the form of a output port 10 identifier 2106 and address 2108. Output port identifier 2106 identifies the output port which is sourcing the read request. Address 2108 indicates the address in memory 104 to be read.

The present invention has been described in terms

of specific embodiments, which are illustrative of the
invention and not to be construed as limiting. Other
embodiments are within the scope of the following claims.

What is claimed is:

- 28 -

1. A router for switching a data packet between a source and destination in a network comprising:

an input port including a data handler, the input port receiving the data packet from the source, the data 5 handler dividing the data packet into one or more fixed length cells;

an output port for routing the data packet to the destination;

a memory divided into a plurality of memory banks;

an input switch for receiving the fixed length
cells from the input port and routing a single cell in a
cell slot time span to each memory bank; and

an output switch for routing cells received from the memory to the output port.

- 2. The router of claim 1 where the input switch includes a linking engine for linking cells in the data packet to allow retrieval of the data packet from non-contiguous locations in the memory.
- 3. The router of claim 2 further including an indirect cell generator for generating one or more indirect cells, the linking engine tracking the location in the memory where consecutive cells of the data packet are stored and providing an address in memory of each cell in the data packet for storage in indirect cells.
- 4. The router of claim 1 wherein the input switch time division multiplexes the writing of data packets to the memory such that consecutive cells from the input port are written to consecutive banks in the memory.

- 5. The router of claim 1 wherein the input switch includes a key reading engine for extracting key information from a first cell received at the input switch associated with the data packet, the router

  5 further including a controller coupled to the input switch and receiving the key information therefrom, the controller for decoding destination information from the key information received from the input switch and outputting a notification defining a routing of the data

  10 packet from the memory to the output port.
- 6. The router of claim 5 wherein the output port includes a result processor for receiving the notification from the controller and initiating a transfer of the data packet from the memory to the output 15 port.
  - 7. The router of claim 1 wherein the input switch includes a reservation table for scheduling transfers from the memory to the output switch.
- 8. The router of claim 7 further including a controller coupled to the input switch and the output switch for decoding destination information received from the input switch and outputting a notification to the output switch defining a routing of the data packet from the memory to the output port.

25

9. The router of claim 8 wherein the output switch routes the notification to the output port and thereafter the output port issues a request to the input switch to transfer the data packet from memory to the 30 output port through the output switch.

- 30 -

10. The router of claim 9 wherein the request from the output port is stored in the reservation table.

- 11. The router of claim 10 wherein requests to transfer cells from memory to the output switch are time 5 domain multiplexed so that during one cell slot time span at most a single read request is issued to each bank in the memory for servicing.
- 12. The router of claim 9 wherein the memory outputs at most a single cell per bank in one cell slot 10 time span.
  - 13. A router for switching a data packet between a source and destination in a network comprising;

an input port for receiving a data packet from the source, the input port including a data handler for dividing the data packet into fixed length cells;

a memory divided into a plurality of memory banks; an input switch including a linking engine, the input switch receiving at most a single cell from the input port in a cell slot time span and routing at most a single cell from the input port to the memory in a cell slot, the input switch time division multiplexes writing of cells to the memory such that consecutive cells from the input port are written to consecutive banks in the memory, the linking engine for linking cells in the data packet to allow retrieval of the data packet from non-contiguous locations in the memory;

a controller for decoding destination information associated with the data packet, the controller outputting a notification defining a routing of the data 30 packet through the router;

- 31 -

an output port including a result processor for receiving the notification from the controller and initiating a transfer of the data packet from memory to the output port; and

an output switch for routing cells received from the memory to the output port.

- 14. A router for switching a data packet between a source and destination in a network comprising:
- a plurality of input ports each including a data 10 handler, a first input port receiving the data packet from the source, the data handler of the first input port dividing the data packet into one or more fixed length cells;
- a plurality of output ports at least one of which 15 is for routing the data packet to the destination;

a memory divided into a plurality of memory banks; an input switch for receiving fixed length cells from one or more input ports and routing a single cell in a cell slot time span to each memory bank; and

- an output switch for routing cells received from the memory to an appropriate output port.
- 15. The router of claim 14 where the input switch includes a linking engine for linking cells in the data packet to allow retrieval of the data packet from non25 contiguous locations in the memory.
  - 16. The router of claim 15 further including a indirect cell generator for generating one or more indirect cells, the linking engine tracking the location in the memory where consecutive cells of the data packet

- 32 -


are stored and providing an address in memory of each cell in the data packet for storage in indirect cells.


- 17. The router of claim 14 wherein the input switch time division multiplexes the writing of cells to 5 the memory such that consecutive cells from any input port are written to different banks in the memory.
- 18. The router of claim 14 wherein the input switch includes a key reading engine for extracting key information from a first cell received at the input 10 switch associated with the data packet, the router further including a controller coupled to the input switch and receiving the key information therefrom, the controller for decoding destination information from the key information received from the input switch and 15 outputting a notification defining a routing of the data packet from the memory to an appropriate output port.
- 19. The router of claim 18 wherein the output port includes a result processor for receiving the notification from the controller and initiating a 20 transfer of the data packet from the memory to the appropriate output port.
  - 20. The router of claim 14 wherein the input switch includes a reservation table for scheduling transfers from the memory to the output switch.


- 33 -

21. The router of claim 20 further including a controller coupled to the input switch and the output switch for decoding destination information received from the input switch and outputting a notification to the output switch defining a routing of the data packet from the memory to the appropriate output port.


- 22. The router of claim 21 wherein the output switch routes the notification to the output port and 10 thereafter the output port issues a request to the input switch to transfer the data packet from memory to the appropriate output port through the output switch.
  - 23. The router of claim 22 wherein the request from
- 15 the output port is stored in the reservation table.
- 24. The router of claim 23 wherein requests to transfer cells from memory to the output switch are time domain multiplexed so that during one cell slot time span at most a single read request is issued to each bank in 20 the memory for servicing.
  - 25. The router of claim 22 wherein the memory outputs at most a single cell per bank in one cell slot time span.







SUBSTITUTE SHEET (RULE 26)



WO 98/27660 PCT/US97/23285







FIG.\_3










FIG.\_7




FIG.\_5A

7/18 105 105 - 104 Σ° Σ  $\mathbb{M}_2$ M<sub>7</sub> (456-B<sub>1</sub> -460 454-B<sub>0</sub> INPUT SWITCH - 100 500 452-0 <450-7 450-2 450-1 B<sub>0</sub> B  $\mathbf{B}_2$  $B_{7}$ 

SUBSTITUTE SHEET (RULE 26)

PCT/US97/23285




FIG.\_8





FIG.\_9







FIG.\_11A









FIG.\_12







FIG.\_14

PCT/US97/23285







FIG.\_16
SUBSTITUTE SHEET (RULE 26)



SUBSTITUTE SHEET (RULE 26)




FIG.\_18

PCT/US97/23285





FIG.\_19
SUBSTITUTE SHEET (RULE 26)






FIG.\_21

## INTERNATIONAL SEARCH REPORT

International application No. PCT/US97/23285

A. CLASSIFICATION OF S IPC(6): H04L 12/56 US CL: Please See Extra She	et.		
According to International Patent	Classification (IPC) or to both	national classification and IPC	
B. FIELDS SEARCHED			
Minimum documentation searched			
U.S. : 370/389,401,402,407,4	112,413,414,415,416,417,428,42	9; 395/280,844,873,917,909; 364/2	238,240,221
Documentation searched other than NONE	minimum documentation to the	extent that such documents are inc	luded in the fields searched
Electronic data base consulted du NONE	ring the international search (na	me of data base and, where practic	cable, scarch terms used)
C. DOCUMENTS CONSIDE	RED TO BE RELEVANT		
Category* Citation of docum	nent, with indication, where app	propriate, of the relevant passages	Relevant to claim No.
1-6 and figures		February 1996, see colun	nns 1,4-12,14,17-25
Y			2-3,13,15-16
Y US 5,448,702 A 6 lines 20-68.	A (GARCIA ET AL) 05	September 1995, see colu	mn 2-3,13,15-16
Further documents are liste	d in the continuation of Box C	. See patent family ann	ex.
Special categories of cited doc  "A" document defining the general to be of particular relevance  "B" earlier document published on  "L" document which may throw d cited to establish the publicat apocial reason (as specified)  "O" document referring to an ora means  "P" document published prior to th the priority data claimed	uments: state of the art which is not considered or after the international filing date pubts on priority claim(s) or which is ion date of another citation or other disclosure, use, exhibition or other international filing date but later than	"Y" document published after date and not in conflict with the principle or theory underly considered novel or cannot be when the document is taken a considered to involve an in combined with one or more of being obvious to a person ski document member of the sam	the international filing date or priority the application but cited to understand ying the invention the claimed invention cannot be considered to involve an inventive step lone the claimed invention cannot be eventive step when the document is ther such documents, such combination lied in the art  e patent family
Date of the actual completion of 09 APRIL 1998	the international search	Date of mailing of the internation 2 8 JUL 199	•
Name and mailing address of the Commissioner of Patents and Trade Box PCT Washington, D.C. 20231	ISA/US marks	Authorized officer , DANG TON	
Facsimile No. (703) 305-3230		Telephone No. (703) 305-473	39
	ZTL. 1003\A		

## INTERNATIONAL SEARCH REPORT

International application No. PCT/US97/23285

A. CLASSIFICATION OF SUBJECT MATTER: US CL :	
370/389,401,402,407,412,413,414,415,416,417,428,429; 395/280,844,873,917,909; 364/238,240,221	
	-
	-

全 16 頁

第 7 部門第 3 区分

## (19)日本国特許庁 (JP) (12) 公表特許公報(A)

(11)特許出願公表番号 特表2000-516423 (P2000-516423A)

(43)公表日 平成12年12月5日(2000.12.5)

(51) Int.Cl.7

識別記号

FΙ

テーマコート\*(参考)

HO4L 12/56

12/28

H 0 4 L 11/20

102D

D

予備審查請求 有 (全 52 頁) 審查請求 有

(21)出願番号

特願平10-527945

(86) (22)出願日

平成9年12月16日(1997.12.16)

(85)翻訳文提出日

平成11年6月16日(1999.6.16)

(86) 国際出願番号

PCT/US97/23285

(87) 国際公開番号

WO98/27660

(87)国際公開日

平成10年6月25日(1998.6.25)

(31)優先権主張番号

08/767, 576

(32)優先日

平成8年12月16日(1996.12.16)

(33)優先権主張国

米国(US) (31)優先権主張番号 08/844, 171

(32)優先日

平成9年4月18日(1997.4.18)

(33) 優先権主張国

米国(US)

(71) 出願人 ジュニパー ネットワークス

アメリカ合衆国, カリフォルニア 95051,

サンタ クララ, ジェイ ストリート

3260

(72)発明者 シンドウー, プラディープ エス.

アメリカ合衆国, カリフォルニア 94040,

マウンテン ピュー, モンタルト ドライ

プ 1557

(72)発明者 アナンド, ラマリンガム ケイ.

アメリカ合衆国、カリフォルニア 95135,

サン ノゼ、トスカーナ コート 3096


(74)代理人 弁理士 小橋 一男 (外1名)

最終頁に続く

## (54) 【発明の名称】 高速スイッチング装置

## (57) 【要約】

ネットワークにおいてソース(10)とデスティネーシ ョン (30) との間でデータパケットをスイッチングす るルーター(20)が複数個の入力ポートを有してお り、各入力ポートはデータハンドラーを有している。該 データハンドラーは、データパケットを1個又はそれ以 上の固定長セルに分割する。ルーター(20)は、少な くともそのうちの1つがデータパケットをデスティネー ション (30) に対して経路付けするためのものである 複数個の出力ポートと、複数個のメモリバンクに分割さ れているメモリとを有している。入力スイッチは入力ポ ートから固定長セルを受取り且つ単一の出力スイッチが 前記メモリから受取ったセルを適宜の出力ポートに対し て経路付けする。



#### 【特許請求の範囲】

ネットワークにおけるソースとデスティネーションとの間でデータパケットをスイッチングするルーターにおいて、

データハンドラーを具備する入力ボートであって、前記ソースからのデータバケットを受取り前記データハンドラーが該データバケットを1個又はそれ以上の 簡定長セルへ分割する入力ボート、

前記データパケットを前記デスティネーションヘルーチンクする出力ポート、 複数個のメモリバンクへ分割されているメモリ、

前記入力ポートから前記固定長セルを受取り且つセルスロットタイムスパンにおける単一のセルを各メモリバンクヘルーチングする入力スイッチ、

前記メモリから受取ったセルを前記出力ポートに対してルーチングする出力スイッチ。

### を有するルーター。

- 2. 請求項1において、前記入力スイッチが前記メモリ内の隣接していない 位置から前記データパケットの検索を可能とするために前記データパケット内の セルをリンクさせるリンクエンジンを有していることを特徴とするルーター。
- 3. 請求項2において、更に、1個又はそれ以上の間接セルを発生する間接セル発生器を有してお
- り、前記リンクエンジンが前記データパケットの連続するセルが格納されている 前記メモリ内の位置をトラッキングし且つ間接セル内に格納するために前記デー タパケット内の各セルのメモリ内のアドレスを供給するルーター。
- 4. 請求項1 において、前記入力スイッチが、入力ボートからの連続するセルが前記メモリ内の連続するバンクへ書込まれるように、前記メモリに対するデータパケットの書込を時分割多重処理するルーター。
- 5. 請求項1において、前記入力スイッチが、前記データパケットと関連する入力スイッチにおいて受取られた最初のセルからキー情報を抽出するキー読取エンジンを有しており、前記ルーターは、更に、前記入力スイッチへ結合されており且つそれから前記キー情報を受取る制御器を有しており、前記制御器は前記

前記ソースからデータバケットを受取るための入力ポートであって、前記データバケットを固定長セルへ分割するデータハンドラーを具備している入力ポート

複数個のメモリバンクに分割されているメモリ、

リンクエンジンを具備する入力スイッチであって、セルスロットタイムスパンにおいて前記入力ポートから高々単一セルを受取り且つ前記入力ポートからセルスロット内の前記メモリへ高々単一のセルをルーチングし、前記入力ポートからの連続するセルが前記メモリ内の連続するバンクへ書込まれるように前記メモリに対するセルの書込を時分割多重化処理し、前記データバケット内のセルをリンクさせるリンクエンジンが前記メモリ内の隣接していない位置からデータバケットの検索をすることを可能とする入力スイッチ、

前記データパケットと関連するデスティネーション情報をデコードし、本ルーターを介しての前記データパケットのルーチングを画定する通知を出力する制御 競 前記制御器から前記涌知を受取り目つメモ

りから前記出力ポートへ前記データパケットの転送を開始させる結果プロセサを 具備している出力ポート、

前記メモリから受取ったセルを前記出力ポートに対してルーチングする出力スイッチ、

を有しているルーター。

14. ネットワークにおけるソースとデスティネーションとの間でデータパケットをスイッチングするルーターにおいて、

各々がデータハンドラーを具備している複数個の入力ボートであって、第一入 力ポートが前記ソースからのデータパケットを受取り、前記第一入力ポートのデ ータハンドラーが前記データパケットを1個又はそれ以上の固定長セルへ分割す る複数個の入力ポート。

少なくともそのうちの1 つが前記データパケットを前記デスティネーションへ ルーチングさせるものである複数個の出力ポート、

複数個のメモリバンクへ分割されているメモリ、

入力スイッチから受取ったキー情報からデスティネーション情報をデコードし且 つ前記メモリから前記出力ボートへ前記データバケットのルーチングを画定する 通知を出力するルーター。

- 6. 請求項5において、前記出力ポートは、前記制御器からの通知を受取り 且つ前記メモリから前記出力ポートへのデータバケットの転送を開始させる結果 プロセサを有しているルーター。
- 7. 請求項1において、前記入力スイッチが、前記メモリから前記出力スイッチへの転送をスケジューリングする予約テーブルを有しているルーター。
- 8. 請求項7において、更に、前記入力スイッチ及び出力スイッチへ結合されており前記入力スイッチから受取られたデスティネーション情報をデコードし且つ前記メモリから前記出力ポートへのデータパケットのルーチングを画定する通知用前記出力スイッチへ出力する制御器を有しているルーター。
- 9. 請求項8において、前記出力スイッチが前記通知を前記出力ポートへ経路付けし且つその後に前記出力ポートが前記出力スイッチを介してメモリから前記出力ポートへデータパケットを転送するために前記入力スイッチに対して要求を発行するルーター。
- 10. 請求項9において、前記出力ポートからの要求が前記予約テーブル内に格納されるルーター。
- 11. 請求項10において、メモリから前記出力スイッチへセルを転送するための要求が時分割多重化処理され、従って1つのスロットタイムスパン期間中に、高々単一の読取要求が処理するために前記メモリ内の各バンクに対して発行されるルーター。
- 12. 請求項9において、前記メモリが1つのセルスロットタイムスパンにおいてバンク当たり高々

単一のセルを出力するルーター。

13. ネットワークにおいてソースとデスティネーションとの間でデータパケットをスイッチングするルーターにおいて、

1 つ又はそれ以上の入力ボートから固定長セルを受取り且つセルスロットタイムスパンにおいて各メモリバンクに対し単一のセルをルーチングさせる入力スイッチ、

前記メモリから受取ったセルを適宜の出力ポート

ヘルーチングさせる出力スイッチ、

を有しているルーター。

- 15. 請求項14において、前記入力スイッチが、前記メモリ内の隣接していない位置からのデータパケットからの検索を可能とさせるために前記データパケット内のセルをリンクさせるリンクエンジンを有しているルーター。
- 16.請求項15において、更に、1個又はそれ以上の間接セルを発生する間接セル発生器を有しており、前記リンクエンジンが、前記データパケットの連続するセルが格納されている前記メモリ内の位置をトラッキングし且つ間接セル内に格納するために前記データパケット内の各セルのメモリ内のアドレスを供給するルーター。
- 17. 請求項14において、前記入力スイッチが、任意の入力ボートからの 連続するセルが前記メモリ内の異なるバンクへ書込まれるように、前記メモリに 対するセルの書込を時分割多重化処理するルーター。
- 18.請求項14において、前記入力スイッチが前記データパケットに関連 する入力スイッチにおいて受取られた最初のセルからキー情報を抽出するための キー読取エンジンを有しており、本ルーターは、更に、前記入力スイッチへ結合 されており且つ

それからキー情報を受取る制御器を有しており、前記制御器は前記入力スイッチから受取ったキー情報からデスティネーション情報をデコードし且つ前記メモリから適宜の出力ボートへの前記データパケットのルーチングを画定する通知を出力するルーター。

19. 請求項18において、前記出力ボートは、前記制御器から前記通知を 受取り且つ前記メモリから適宜の出力ボートへのデータバケットの転送を開始さ せる結果プロセサを有しているルーター。

20. 請求項14において、前記入力スイッチが前記メモリから前記出力スイッチへの転送をスケジュールする予約テーブルを有しているルーター。

21. 請求項20において、更に、前記入力スイッチと出力スイッチとに結合されており前記入力スイッチから受取ったデスティネーション情報をデコード し且つ前記メモリから適宜の出力ボートへデータパケットのルーチングを画定する通知を前記出力スイッチへ出力する制御器を有しているルーター。

2.2. 請求項2.1 において、前記出力スイッチが前記通知を前記出力ポート に対して経路付けし且つその後に前記出力ポートが前記出力スイッチを介してメ モリから適宜の出力ポートへデータパケットを転送するために前記入力スイッチ に対して要求を発行するルーター。

2 3. 請求項2 2 において、前記出力ポートからの要求が前記予約テーブル 内に格納されるルーター。

2 4. 請求項23において、メモリから出力スイッチへセルを転送するための要求が時分割多重化処理され、従って1つのセルスロットタイムスパン期間中に、高々単一の誘取要求が処理するために前記メモリ内の各バンクへ発行されるルーター。

25. 請求項22において、前記メモリが1つのセルスロットタイムスパン において、バンク当たり高々単一のセルを出力するルーター。

能な条件のことを意味する。各入力バッファ4の寸法は、例えば、ライン入力速度、ルックアップ処理の速度、スイッチング装置に対するブロッキング特性等の 多数のファクタに依存する。

然しながら、これらのタイプのルーターは多くの観点において効率が悪い。各 入力ポートは真田の入

カバッファを有しており、且つ入力ポート間のメモリ共有はその設計において設けられていない。各入力バッファは、与えられたポートに対する最大の処理能力条件を満足するために寸法決定されねばならない。然しながら、設計トレード(コスト)が、しばしば、各ポートに対してより小型のバッファとすることを必要とする。より小型のバッファの場合には、ブロッキング条件のためにパケットがドロップ即ち落されて削除される可能性が発生する。ルーターにおいては典型的に余分のメモリ能力が存在しているが(入力ポートの様々な利用に起因して)、その余分のものを利用する手段が与えられていない。

バケットのドロップ即ち落されることを防止するために、設計者は「非プロッキング」ルーターを開発した。図1 b を参照すると、従来の「非プロッキング」ルーターは、各々が入力バッファ(メモリ) 4 を包含している複数個の入力ボート2 と、スイッチング装置 6 と、各々が出力バッファ9 を具備する複数個の出力ボートとを有している。ブロッキング条件を開示するために、各出力ボート8 は出力バッファ9を包含する形態とされている。各出力ボートは同時的にパケットを出力すると共に後の時間において出力するための新たなパケットを受取ることが可能である。出力バッファの寸法が充分に大きなも

のである場合には、データパケットがドロップ即ち落されることはない。

然しながら、これらの設計はメモリ容量及びコストの点において更に効率が悪い。この場合も、各出力ボートは専用の出力バッファを有しており且つ出力ボート間のメモリ共有はこの設計においては設けられていない。各出力バッファは、与えられたボートに対する最大の処理能力条件を満足するために(その「非ブロッキング」特性を維持するために)寸法設定されねばならない。典型的に、ルー

#### 【発明の詳細な説明】

#### 高速スイッチング装置

#### 発明の詳細な説明

#### 背景

本発明は、大略、データルーチングシステムに関するものであって、更に詳細には、ネットワークを介してパケットのルーチング即ち経路付けを行う方法及び 装置に関するものである。

パケット交換通信システムにおいては、ルーターが1つのポート上でデータ又は制御情報を包含するパケットを受取り、且つ該パケット内に含まれているデスディネーション情報に基づいて、該パケットを別のポートからデスティネーション(又は中間デスティネーション)へ経路付けを行うスイッチング装置である。 従来のルーターは、特定のパケットに対して適切な出力ポートを決定するため

に、パケット内の最初のデータブロック内に含まれているヘッダー情報を評価することによってこのスイッチング機能を実行する。

ルーターを介してのパケットの効率的なスイッチングが極めて重要である。図 1 a を参照すると、従来のルーターは、各々が入力バッファ(メモリ) 4 を包含 している複数個の入力ボート2 と、スイッチ

ング装置6と、複数個の出力ポート8とを有している。

入力ポート2において受取られたデータパケットは、少なくとも一時的に入力 バッファ4内に格納され、一方各パケットと関連するデスティネーション(宛先) 情報がデコードされてスイッチング装置 6 を介しての適切なスイッチングを決定する。明らかに、デコードプロセスがパケットが受取られる速度と比較して長くかかり過ぎる場合には、より大きなメモリ要素が必要とされる。更に、パケットは、スイッチング装置が接続を行うことが不可能である場合には、デスティネーション情報がデコードされた後に入力バッファ内に留まることが強制される場合がある。ブロッキング(blocking)は、所望の出力ポートが使用不可能(ボートがビジーであり、例えば、異なる入力ポートからの別のパケットをルーチングしている)であるために、スイッチにおいて接続を形成することが不可

ターにおいては更に余分のメモリ能力が存在しているが(入力ボート及び出力ボートの多様な利用に起因して)、その余分なものを利用する手段が与えられていない。これらのタイプの装置を介して移動されるデータの量をサポートするために必要とされるものよりも2倍の量及び帯域幅のメモリが使用されねばならない

### 発明の要約

一般的に、1つの側面においては、本発明は各々がデータハンドラーを包含する複数個の入力ボートを具備するネットワークにおいてソース(発信元)とデスティネーション(宛先)との間でデータパケットをスイッチング即ち交換するためのルーターを提供している。該データハンドラーはデータパケットを1個又はそれ以上の固定長のセルへ分割する。

本ルーターは複数個の出力ボートを有しており、少なくともそのうちの1つはデータパケットをデスティネーションに対してルーチング即ち経路付けするためのものであり且つ本ルーターは複数個のメモリバンクへ分割されているメモリを有している。入力スイッチが入力ボートから固定長のセルを受取り且つセルスロットタイムスパン内の単一のセルを各メモリバンクへ書込む。出力スイッチがメモリから受取ったセルを適宜の出力ボートに対して経路付けする。

本発明の側面は以下の特徴を包含している。入力スイッチはメモリ内の非隣接位置からデータパケットの検索を可能とするためにデータパケット内のセルをリンクするためのリンクエンジンを有している。本ルーターは、更に、1個又はそれ以上の間接セルを発生するための間接セル発生器を有している。該リンクエンジンは、データパケットの連続するセルが格納されているメモリ内の位置をトラッキング即ち追いかけ、且つ間接セル内に格納するためにデータパケット内の各セルのメモリ内のアドレスを供給する。

本入力スイッチは、メモリに対するデータバケットの書込を時分割多重し、従って入力ボートからの連続したセルはメモリ内の連続したバンクへ書込ま

れる。本入力スイッチは、データパケットと関連する入力スイッチにおいて受取

られた最初のセルからのキー情報を抽出するためのキー読取エンジンを有している。本ルーターは、更に、それからキー情報を受取るために入力スイッチへ結合されている制御器を有している。該制御器は入力スイッチから受取られたキー情報からデスティネーション情報をデコードし且つメモリから出力ポートへデータパケットのルーチング即ち経路付けを画定する通知を出力する。

出力ポートは制御器からの通知を受取るための結果プロセサを有しており且つメモリから出力ポートへのデータバケットの転送を開始させる。本入力スイッチはメモリから出力スイッチへの転送をスケジュールするための予約テーブルを有している。該出力スイッチは、出力ポートへの該通知の経路付けを行い、その後に、出力ポートは入力スイッチに対してメモリからのデータバケットを出力スイッチを介して出力ポートへ転送することの要求を発行する。出力ポートからの要求は予約テーブル内に格納される。メモリから出力スイッチへセルを転送するための要求は時間ドメイン多重化され、従って1つのセルスロットタイムスパン期間中に、高々、単一の読取要求が処理するためにメモリ内の各バンクに対して発行される。メモリは、1つのセルスロットタイ

ムスパン内においてバンク当たり高々単一のセルを出力する。

本発明の1つの利点は、スイッチを介してのパケットを効率的に管理し且つ経路付けするスイッチングアーキテクチュアを設けることによって高価な高速メモリ内にパケットを格納することの必要性なしに、ライン速度においてルーターを介してパケットをスイッチ即ち交換させることが可能であるということである。

その他の利点及び特徴は以下の説明及び請求の範囲から明らかとなる。

#### 図面の簡単な説明

図1 a 及び1 b は従来のルーター装置のブロック図である。

図2 a は本発明の1実施例に基づくデータルーチングシステムの概略ブロック 図である。

図2bは本発明の1実施例に基づくルーターの概略ブロック図である。

図3は本発明の1実施例に基づく入力ポートの概略ブロック図である。

図4 a は本発明の1実施例に基づく入力ポートから入力スイッチへ転送するタ

図18は本発明の1実施例に基づくルーターを介してのパケットのルーチング のプロセスに対するフローチャートである。

図19は本発明の1実施例に基づくルーターの概略プロック図であって、入力ポートからそれの適切な出力ポートへパケットを経路付けする場合にルーターによって実行される動作の流れを追従するためのシーケンス流れ情報を包含する概略プロック図で

### ある。

図20は本発明の1実施例に基づく多機能ポートの概略ブロック図である。

図21は本発明の1実施例に基づく多機能ポートを包含するルーターの概略ブロック図である。

### 詳細な説明

図2 a を参照すると、パケットスイッチングシステムにおいて、ソース(発信元) 1 0 が1 つ又はそれ以上のデスティネーション(宛先) 3 0 ヘパケットを送信するために1 個又はそれ以上のルーター2 0 へ接続されている。各ルーターは、種々のソース及びデスティネーションへ接続されている複数個のポートを有している。ソース1 0 からのパケットは、そのデスティネーションに到達する前に、1 個を超えるルーターを介して通過することが可能である。

図2 b を参照すると、各ルーター2 0 は入力スイッチ1 0 0 と、出力スイッチ1 0 2 と、1 個又はそれ以上のメモリバンク1 0 5 を包含するメモリ1 0 4 と、制御器1 0 6 と、複数個の入力及び出力ポート1 0 7 及び1 0 8 とを有している。ルーチングテーブルを格納するために、制御器メモリ1 0 9 が制御器1 0 6 と関連している。入力スイッチ1 0 0 は各入力ポート1 0 7 へ接続されており、一方出力スイッチ1 0 2 はルーター2 0 における各出力ポート1

08へ接続されている。1 実施例においては、ルーター20は8個の入力及び出力ポート107及び108を有している。

動作について説明すると、パケットが入力ボート107において受取られ、入

イミング及び順番を包含するルーターの概略ブロック図である。

図46は本発明の1実施例に基づく入力ポートと

入力スイッチとの間で転送されるセルに対するデータ構造である。

図5 a は本発明の1 実施例に基づく入力スイッチの概略ブロック図である。

図5 b は本発明の1実施例に基づく入力ポートからメモリへ転送するタイミンク及び順番を包含するルーターの概略ブロック図である。

図 6 は本発明の 1 実施例に基づくキーバッファ内に格納されているルート要求 に対するデータ構造である。

図7は本発明の1実施例に基づく間接セルに対するデータ構造である。

図8は本発明の1実施例に基づく入力スイッチとメモリバンクとの間で転送されるセルに対するデータ構造である。

図9は本発明の1実施例に基づく予約テーブルの概略ブロック図である。

図10は本発明の1実施例に基づく予約テーブルをローディングするプロセス のフローチャートである。

図11aは本発明の1実施例に基づくメモリの概略ブロック図である。

図11bは本発明の1実施例に基づく入力ポートからメモリへの転送のタイミング及び順番を包含す

るルーターの概略ブロック図である。

図12は本発明の1実施例に基づくメモリバンクから出力スイッチへのセル出力に対するデータ構造である。

図13は本発明の1実施例に基づく制御器の概略ブロック図である。

図14は本発明の1実施例に基づく制御器から出力スイッチへ転送される出力 要求に対するデータ構造である。

図15は本発明の1実施例に基づく出力スイッチの概略ブロック図である。

図16は本発明の1実施例に基づく出力スイッチから出力ポートへ転送される セルに対するデータ構造である。

図17は本発明の1実施例に基づく出力ポートに対する概略ブロック図である

カスイッチ100へ転送され、且つ一時的にメモリ104内に格納される。該バケットがスイッチ100によって受取られると、そのバケット内の最初のデータブロックからキーが読取られ且つ制御器106へ転送される。そのキーは、バケット内のデータの最初のブロックと関連するヘッダーフィールドから派生されるデスティネーション情報及びその他の情報(ソースID、流れID等)を包含している。

制御器106内のルートルックアップエンジン110は、キー情報にも基づいてツリーをベースとしたサーチを実行し且つデスティネーションと関連している出力ポートを含む結果を返す。その結果はルーター20を介してパケットを経路付けするためのその他の情報(ソースID、流れID、パケット長等)と結合され且つ制御器106から出力スイッチ102に対する通知として供給される。出力スイッチ102はその通知を識別された出力ポート108へ転送する。該通知情報を受取ると、出力ポート108はメモリ104から出力スイッチ102を介して達切か

出力ポート108ヘバケットの転送を開始する。

図3を参照すると、各入力ポート107はライン入力インターフェース300と、データハンドラー304と、セル出力ポート306とを有している。パケットはライン入力インターフェース300において受取られる。パケットが受取られると、データハンドラー302は受取ったパケットを固定長セルへ分割する。本発明の1実施例においては、各セルの長さは80バイトであり16バイトが内部へッダー(制御情報)であり且つ64バイトがセルデータである。データハンドラーが入って来るパケットを固定長セルへ分割すると、それはセル出力ポート306を介して同期的にセルを入力スイッチ100へ出力する。

次に、図4 a を参照すると、単一のセル450が入力ポート107から各セルスロット「T」において入力スイッチ100へ転送される。与えられたセルスロット「T」に対して、入力ポート107は全部で「N」のセルを受取り、尚「N」は入力ポートの数に等しい。

入力ポート107から入力スイッチ100へ転送される各セル400に対する

データフォマットは、図4 b に示したように、内部ヘッダー4 0 2 とデータフィールド4 0 4 とを有している。内部ヘッダー

402はタイプフィールド406と、ストリームフィールド408とパケットへ ッダーフィールド410とを有している。

タイプフィールド406は入力ポートから転送されるべきセルのタイプを裹わす。各セルスロット(1実施例においては20クロックサイクル)において、入力ポートがデータセル、間接セルブレースホルダー、又は遅延間接セルホルダーのいずれかを転送することが可能である。データセルは入って来るパケットと関連するデータを包含している。間接セルブレースホルダーは空のセルであり、且つメモリ104内のセルの格納に対する間接アドレス動作に関連して使用される。遅延間接セルブレースホルダーは、間接アドレス動作を必要とするデータストリームが、そのデータストリームと関連する最後の間接アドレス用セルをメモリ104へ書込むための指定されている時間の前の時間において終了する場合に発生する。間接ブレースホルダー及び遅延間接ブレースホルダーの発生及び動作については図7に関連して後に更に詳細に説明する。

ストリームフィールド408はセルデータが属するストリームを表わす。本発明の1実施例においては、各入力ポートは一度に最大で16個の別々のデータストリームを取扱うことが可能である。

パケットヘッダーフィールド410は与えられたパケットと関連するヘッダー 情報を包含しており且つスタートオフセット情報と、パケット長と、インターフェースインデックス情報とを有している。

図5 a を参照すると、入力スイッチ100は、ラウンドロビンデータハンドラー500と、1個又はそれ以上の入力ポートインターフェース(501-0万至501-7、各入力ポート107に対して1個)と、1個又はそれ以上のメモリインターフェース502(502-0万至502-7、各メモリバンクに関連して1個)と、同複数個のポインタ504(504-0万至504-7)と、出力プロセサ505と、1個又はそれ以上の出力ポートインターフェース506(5

### 0へ1つである。

入力スイッチ100内のラウンドロビンデータハンドラー500及び出力プロセサ505は、伝送線460を介してセルをメモリ100へ転送する。セルスロットT2において理解することが可能であるように、出力プロセサ505は1個のセル454-B。乃至454-B を単一セルスロットにおいて各メモリバンクへ出力する。「B×」指定子はそれから特定のセルが受取られた入力ポートを表わす。各入力ポートからの1個のセルがセルスロット当たりメモリ104へ書込まれる。時間期間T1(セルスロットT2の前の1つのセルスロット)において、1個のセル456-B。乃至456-B が各メモリバンクへ書込まれる。ラウンドロビンデータハンドラー500は、同一の入力ボートからの連続したセルがメモリ104内の連続したメモリバンク105へ書込まれるように、出力プロセサ505への転送を時分割多重処理する。

再度図5 a を参照すると、ポインタ504は次のセルが書込まれる関連するメモリバンク内の位置を表わす。出力プロセサ505は関連するポインタ504によって表わされるように、バンク内の次の使用可能なアドレスに基づいて特定のメモリバンク内のメモリ位置へセルを書込む。

ラウンドロビンデータハンドラー500は、パケット内の最初のセルと関連するキー情報を決定するためのキー読取エンジン514と、同一のパケット内のセルをリンクするためのリンクエンジン515とを有している。

キー情報を読取るプロセスは当該技術において公知である。与えられたパケットに対してそのキーが決定された後に、それはパケット全体がメモリ104内に格納されるまで、入力スイッチ100内のキーバッファ516内に一時的に格納される。キーバッファ516内のエントリ600に対するデータ構造を図6に示してある。各エントリ600はキー602と、フルアドレス604と、オフセット606と、間接セルインジケータ608とを有している。

リンクエンジン515は、与えられたパケット内の最初のセルに対してメモリ 内の開始アドレス (フルアドレス) を決定する。この開始アドレスはメモリ10 4内のパンク番号 (ラウンドロビンデータハ 06-0万至506-7)、各出力ポート108に対して1個)と、予約テーブル508と、間接セルプロセサ510と、制御器インターフェース512と、読取制御器516とを有している。

ラウンドロビンデータハンドラー500は、各入力ポートからセルを受取り且つそれらをメモリ104内の適宜のメモリバンク105に対して出力するために出力プロセサ505へ転送する。ラウンドロビンデータハンドラー500は、ラウンドロビン時分割多重態様で、入力ポートインターフェース501

を介して受取った入力(セル)をサービス即ち処理する。即ち、与えられたセルスロットに対して、各入力ボートからの1個のセルがラウンドロビンデータハンドラー500において受取られ且つ、その後に、メモリ104内のメモリバンク105へ次のセルスロットにおいて転送するために出力プロセサ505へ転送される。次のタイムセルスロットにおいて、データハンドラー500は、同一の入力ボートから受取った次のセルを異なるメモリバンクに対して転送するために出力プロセサ505へ転送する。1 実施例においては、受取った次のセルはメモリアレイ内の次のメモリバンク(数値順においては、受取った次のセルはメモリアレイ内の次のメモリバンク(数値順において次)へ転送される。一方、同一の入力ボートから連続するセルの転送を制御するために別の時間依存性順列を使用することが可能である。

図5 b を参照すると、入力からメモリへの転送のタイミング及び順番が示されている。この例の目的のために、セルのシーケンスが各伝送線上に図示されている。この例のためにのみ、各伝送線は非常に長いものであると考え且つ2 個又はそれ以上のセルと関連するデータを包含している。動作について説明すると、該伝送線は短く且つ与えられた時間において複数個のセルが1本の伝送線上に存在するものではない。セルスロットT4において、一連のセル

450-0万至450-7が伝送線458の下方へ転送され、尚各入力ポート107から入力スイッチ100へ1つである。セルスロットT3(時間においてセルスロットT4のすぐ前のもの)において、一連のセル452-0万至452-7が伝送線458下方へ転送され、尚各入力ポート107から入力スイッチ10

ンドラー500によってセルを格納するために割当てられているバンク番号)及び指定されたバンク内の最初の使用可能なアドレス位置(関連するボインタ504によって表わされるように)を有している。開始アドレス(フルアドレス604)はそのパケットに対する関連するキー602と共にキーバッファ516内に格納される。同一のパケットと関連する次のセルがスイッチ100に到達すると、セルが書込まれるべきオフセット(フルアドレスと相対的に)と関連するオフセット606が計算され且つキーバッファ516内に格納される。本発明の1実施例においては、最大で4個のオフセット606が格納される。各オフセットアドレスは、メモリ内の最後のセルの位置と書込まれるべき現在のメモリバンクと関連するボインタ504の値との間のメモリ内の相対的なオフセットに基づいて計算される。

5個を超えるデータセルが1個のパケット内に包含されている場合には、間接セルインジケータがセットされ、且つ最後のオフセットはそのパケットと関連する最初の間接セルが格納されているメモリ内のアドレスを表わす。間接セルは図7に関連して以下に更に詳細に説明する。パケットがメモリ内に格納された後に、キーバッファ516内の関連するエントリ(ルートルックアップ要求)が制御器インター

フェース5.12を介して処理するために制御器1.06へ転送される。一方、キーは、最初の5個のセルがメモリ内に格納された後に転送することが可能である。

同一のパケットに対するセルのリンク形成又はスレッド形成は、上述したオフセット及び間接セルを使用して行われる。オフセットは、パケット内の最初の5個のセルをリンクするために使用され、一方間接セルはパケット内の残りのセルをリンクするために使用される。1実施例においては、1個のセルが5個以下のセルを包含している場合には、間接セルを使用することが必要とされることはない。間接セルプロセサ510は与えられたパケットに対してメモリ内のセルのリンク形成を行う。間接セルプロセサ510はメモリ104内に格納するために間接セルを発生する。間接セルばパケット内の隣接セルの間のメモリ空間における相対的なオフセットと関連するオフセット情報を包含している。間接セルプロセ

サは間接セルを形成する期間中に間接セルデータを格納するための間接セルメモリ520を有している。

次に、図7を参照すると、間接セル700に対するデータ構造は、リンク形成フィールド702と、複数個のオフセットフィールド704と、最後のフ

ィールド706とを有している。リンク形成フィールド702は、セットされていない場合には、現在の間接セルが与えられたパケットに対する間接セルの遅延内における最後のセルであることを表わす。セットされている場合には、与えられたパケットに対して更なる間接セルが存在している。更なる間接セルが存在している場合には、最後のフィールド606はそのパケットと関連する次の間接セルのメモリ内の位置に対するオフセットを表わす。本発明の1実施例においては、各間接セルはメモリ内の56個のセルをリンクさせるための56個のオフセットデータブロックを有している。

上述したように、パケットが受取られると、リンクエンジンが最初の5個のセルを処理し且つ開始アドレスの形態におけるリンク情報及び4個のオフセットをキーバッファ516内に格納する。5個を超える数のセルが1個のパケット内に包含されている場合には、間接セルプロセサはリンクエンジンにとって代わり且つそのパケット内の残りのセルが格納されているメモリ内の位置に関連するオフセットを計算する。ラウンドロビンプロセサ500はメモリ104内の関連するメモリバンクへ転送するためにセルを出力プロセサ505へパスする。ラウンドロビンプロセサ500は処理中のパケットが5個を超

える数のセルを有している場合(最初のセル内に含まれているヘッダー情報に基づいて)、間接セルプロセサをイネーブル即ち動作可能状態とさせる。5番目のセルをメモリへ書込む時に、間接セルプロセサ510はそれがパケット内の最後のセルであった場合に5番目のセルが書込まれるであろうメモリ内の位置と関連するアドレス(「間接セルアドレス」)を間接セルメモリ520内に格納する。間接セルアドレスは、それがフル即ち満杯である場合に(又はそのパケットの最後のセルが処理された場合に)間接セルが書込まれるべきメモリ内の位置を表わ

読取制御器 5 1 7 はメモリインターフェース 5 0 2 を出て入力スイッチ 1 0 0 からメモリ 1 0 4 内の個別的なメモリバンクへ流れる読取要求信号の転送を制御する。読取制御器 5 1 7 は出力ボートインターフェース 5 0 6 を介して各出力ボートからの読取要求を受取る。各要求のフォーマットは、ソース I D (出力ボート)及び読取られるべきメモリ内のフルアドレスを有している。各セルスロットにおいて、各出力ボートはメモリ 1 0 4 内のメモリ位置を読取るためにスイッチ 1 0 0 によって処理するための読取要求を発生することが可能であり、その結果メモリバンク 1 0 5 (後のセルスロット上)から出力スイッチ 1 0 2 へのセルの 読取(誘取を答)が行われる。

入力スイッチ100から(出力プロセサ505を介して)メモリ104内のメモリバンク105へ転送されるセルのデータ構造を図8に示してある。各セルスロットにおいて、出力プロセサ505はセル800を発生し、それは謎取要求ソースフィールド802と、読取アドレス804と、書込アドレス806と、データフィールド(入力ポート107から受取られたセルデータ)808とを有している。読

取要求ソースフィールド802は、読取を要求する出力ポート(デスティネーション出力ポート108)を表わす。出力プロセサ505は読取制御器517から 読取要求を受取り且つその読取要求を同一のメモリバンクに対して意図されているラウンドロビンデータハンドラー500から受取られた何等かの書込要求とバンドル即ち結束させる。各セルスロットにおいて、出力プロセサ505はセル800を供給し、それはメモリ104内の各メモリバンク105に対する書込及び 読取要求を有することが可能である。

読取制御器 5 1 7 は種々の出力ポート 1 0 8 からパケットを転送するための要求が受取られると予約テーブル 5 0 8 をロードする。予約テーブルは、全てのセルスロットにおいて、メモリ 1 0 5 の各パンクに対して単一の読取要求が発生されるようにロードされる。次に図 9 を参照すると、予約テーブル 5 0 8 は、メモリ 1 0 4 内の各メモリバンク 1 0 5 に対して 1 つづつ複数個の列 9 0 0 と複数個の行 9 0 2 と、プレースホルダー 9 0 4 と、ロードされたエントリ 9 0 6 とを有

t.

間接セルがフル即ち満杯である場合(最後のフィールド706を除いて全ての使用可能な位置内にオフセットを格納済)、間接セルプロセサは次の間接セルが最後のフィールド606内に位置されるメモリ内の位置と関連してそのオフセットを格納する。その後に、フル即ち満杯の間接セルがメモリ内のその適宜の場所に書込まれる。間接セルのメモリに対する書込は、関連する入力ボート107からの入力スイッチ100による間接セルプレースホルダーの受取りと一致する。このプロセスはパケット内の最後のセルがメモリ内に格納されるまで継続して行われる。その時に、最後の間接セルがメモリへ書込まれ、且つキーバッファ516からの関連するエントリ6

00が処理するために制御器106へ転送される。

しばしばそうであるように、パケットの最後のセルは完了した間接セルをメモリ内にすぐ書込むために必要とされるタイミングと一致するものではない。何故ならば、パケット長は完全に任意的なものであるからである。パケットの最後は全体的な間接セルのファイリングと一致する蓋然性はない。パケットが完了し(全てのセルが入力スイッチによって受取られている)且つ間接セル内の最後のエントリが書込まれる場合には、間接セルはメモリに書込まれるのに自由である。然しながら、その書込は、適切な時間まで遅延され、従って遅延間接セルと呼ばれる所以である。遅延間接セルは、パケットと関連する最後の間接セルである間接セルである。それが遅延される理由は、それは、パケットの残部がメモリに書込まれた後にメモリに書込まれるからである。メモリに対する書込のタイミングは、間接セルに対して予約されているアドレスによって支配される。上述したように、間接セルの作成時にメモリ内の位置が予約される。そのパケットが完了された後に特定のメモリバンクに対して書込むためにその特定の入力ボードに対して使用可能な次のタイムスロットにおいてメモリに対して書込まれる。遅延間接セルのメモリに対する書込のタイミングは、適宜の入力ボー

ト107からの遅延間接プレースホルダーの受取りと一致する。

している。各行は単一のセルスロット上で発生されるべき1組の読取要求(メモリバンク当たり1個)を表わす。各行は各出力ポート108に対する単一のエントリを有している。各セル

スロットにおいて、各出力ボートはメモリ104における単一のメモリバンク105からの読取を要求することが可能である。読取ポインタ908は予約テーブル508と関連している。該ポインタは、読取られるべき予約テーブル内の次の行に対してポイントする。該読取ポインタの前の行は後のセルスロットタイムにおいてキュー即ち行列化される要求に対応している。1実施例においては、該ポインタは各セルスロットタイムにおいて少なくとも1個の行を移動する。

ロードされているエントリ906は出力スイッチ102から受取られた予約要求の結果として実施されるべき読取要求を反映する。プレースホルダー904はいまだに要求されていない使用可能な読取要求を表わす。各セルスロットにおいて、読取制御器517は3つの機能、即ちテーブル内の最初の使用可能な位置(読取ポインタの後)においてエントリを予約テーブル内にローディングすること、最後の行を出力プロセサ505に対する読取要求として出力すること、及び該テーブルをリフレッシュし、最後の行を外へ移動させ、該行をインクリメントし且つテーブルのトップに新たな行を作成すること、を実行する。予約テーブル内の行数は、読取要求を処理する場合の待ち時間とバンク数を掛けた積と同じ

大きさのものでなければならない。1実施例においては、予約テーフル508内に48個の行が設けられており、それは6個のセルスロットの待ち時間と8個のメモリバンクを有するシステムを反映している。

初期化において予約テーブル508は行902の全てにおいてプレースホルダー904を包含している。プレースホルダー904はロードされていない予約テーブル内の位置である。誘取要求が誘取プロセサによって処理されると、プレースホルダー904のあるものが誘取要求に基づいてロードされたエントリ906へ変換される。ロードされたエントリ906は読取要求アドレスを有している。次に、図10を参照すると、予約テーブルをローディングするプロセスは、出

カボートから誘取要求(フルアドレス)を受取ることを包含している(1000)。誘取制御器は、この誘取要求をデコードして、サーチすべき予約テーブル内の列(それから誘み取られるべきメモリバンクに基づいて)を決定する(1002)。誘取プロセサは、予約テーブルの底部から開始して、誘取要求を発生した出力ボートに関連する最初のプレースホルダーをサーチする(1004)。誘取プロセサは、その位置に誘取要求のフルアドレスを書込むことによってブレースホ

ルダー904をロードしたエントリ906へ変換する(1006)。このプロセスは、誘取制御器によって受取られた各誘取要求に対して繰り返し行われる(1008)。

次に、図11を参照すると、メモリ104は複数個のメモリバンク105を有している。各メモリバンクは入力ポート1102と出力ポート1104とを有している。各セルスロットにおいて、各メモリバンクは、入力ポート1102を介して、高々1個の書込及び1個の誘取要求を受取る。書込要求は、入力ポート107から受取られたセルと関連している。誘取要求は、メモリバンク105から出力スイッチ102へ転送されるべきセルデータに対する要求を反映する。メモリ104から出力スイッチ102へ看込まれたセルに関連するデータ構造を図12に示してある。各セル1200は、出力ポート識別子1202とセルデータ1204とを有している。

1 実施例においては、該メモリは、複数個のバンクに分割され、その場合にメモリバンクの数は入力ボートと出力ボートとの数に等しい。入力ボートと、出力ボートと、メモリバンクとの間には1対1の関係が存在している。この実施例においては、入力スイッチ100からメモリ104へのセルの転送は、時分割多重 熊様で行われる。即ち、与えられた入力

ポートからの連続したセルは異なるメモリデスティネーション位置へ指向される。各時間期間(セルスロット)において、入力スイッチは、各入力ポートからの単一のセル(使用可能な場合)をメモリ内へ転送する。次の時間T+1 において

00は、マスク1402と、次のホップインデックス(next hop in dex)ポイン

タ1404と、フルアドレス1406と、オフセット1408と、パケット長1 401とを有している。

マスクフィールド1402は、出力スイッチ102へ接続されているどの出力 ポートがそのパケットを転送すべきかを表わすために使用される。1実施例においては、該通知は、1つを超える出力ポートへ送ることが可能であり、その結果 関連するパケットのブロードキャスト即ち同報通信が行われる。

メモリが各出力ポート108と関連している。次のホップインデックスポイン タは該メモリ内の1つの位置をポイントする。該メモリは、パケット転送の特定 のタイプと関連するメディアヘッダー情報を格納するために使用される。次のホップアドレス及びメディアヘッダーは出力ポート108に関連して以下に更に詳細に説明する。

フルアドレス1406は、そのパケット内の最初のセルが格納されているメモ リ内の開始アドレスを表わす。前に説明したように、オフセット1408はセル 又はそのパケットと関連している間接セルを検索するためのリンク情報を与える

次に、図15を参照すると、出力スイッチは、制御器インターフェース1500と、1個又はそれ以上のメモリ入力1502(1502-0万至1502-7、各メモリバンクに対して1個)と、1個又は

それ以上の出力 1 5 0 4 (1 5 0 4 - 0 万至 1 5 0 4 - 7、各出力ポートに対して1個) と、結果プロセサ 1 5 0 6 と出力プロセサ 1 5 0 8 とを有している。出力スイッチ 1 0 2 は 4 つの機能、即ち出力結果の受取り、出力結果の処理、メモリからのセルの受取り、出力ポートへのセルの出力、を実行する。

メモリからのセルはメモリ入力1502において受取られ且つ出力プロセサ1508へ転送される。出力プロセサ1508はメモリから受取られたセル情報からデスティネーション出力ポートをデコードし且つそのセルデータを適宜の出力

、入力スイッチは、各入力ボートからメモリ内へ再度単一のセルを転送する。同一の入力ボートからの連続するエントリはメモリ104内の異なるメモリバンク 105へ書込まれる。

次に、図13を参照すると、制御器106は、制御器メモリ109と、ルートルックアップエンジン110と、入力スイッチインターフェース1300と、出力スイッチインターフェース1300とがある。制御器106は、入力スイッチインターフェース1300において入力スイッチ100からルートルックアップ要求を受取る。本発明の1実施例においては、複数個のルートルックアップエンジン110が制御器106内に設けられており、その各々はルーチング即ち経路付けプロセスを高速化させるためにラウンドロビン態様でルックアップ要求を受取る。1実施例においては、制御器メモリ109はフル即ち満杯の帯域幅でサービス即ち処理するために32個のルートルックアップエンジン110を必要とする4バンクスタティックランダムアクセス

メモリ(SRAM)である。ルーターを介してのベストマッチのルートを決定する前にパケットから検索されたキーのマッチングは、1996年12月16日付けで出願した発明者がFergusen et al.の「スイッチング装置における高速可変長ベストマッチルックアップ(HIGH SPEED VARIABLE LENGTH BEST MATCH LOOK-UP IN A SWITCHING DEVICE」)という名称の同時係属中の特許出願、出願番号の8/767、576号により詳細に記載されており、尚、それを引用によって明示的に本明細書に取込む。

ルートルックアップ要求を処理するルートルックアップエンジンは、ベストマッチ即ち最良の位置のルックアップを実行し且つ出力スイッチ102に対して出力スイッチインターフェース1302を介して通知を出力する。その通知は、パケットをそのデスティネーションへ転送する場合に使用すべき出力ポートを表わす結果を有している。

次に、図14を参照すると、制御器106によって出力スイッチ102へ出力 された通知と関連するデータ構造が示されている。この通知用のデータ構造14

1502へ転送する。各セルスロットにおいて、出力スイッチ102はメモリ104内の各バンクから処理するためのセルを受取る。

出力スイッチ102は制御器インターフェース1500を介して制御器106からの通知を受取る。結果プロセサ1506はその結果(ルート)をデコードし且つどのポート108がそのルートデータを受取るべきかを決定する。その通知内のマスク1402に基づいて、結果プロセサ1506はその通知をそのようにして示された各夫々の出力ポート108へ転送するために出力ポート1508へ転送する。各セルスロットにおいて、出力プロセサ1508は(出力1504を介して)ルートを各出力ポート108

へ供給する。

出力プロセサ1508から出力ポート108へ転送されたデータに関連するデータ構造を図16に示してある。セル1600はヘッダー1602とデータフィールド1604とを有している。ヘッダー1602はメモリバンクソース情報1606とルート情報1608とを有している。メモリバンクソース情報は、どのメモリバンクがデータフィールド1604内にそのセルを供給したかを表わすソース識別子を有している。ルート情報1608は、次のホップインデックスと、パケット長と、フルアドレスと、オフセットとを包含する該通知からのデータを気含している。

次に、図17を参照すると、各出力ポート108は、出力スイッチインターフェース1700と、入力スイッチインターフェース1702と、バッファ1704と、出力要求プロセサ1706と、ライン出力インターフェース1708と、格納装置(メモリ)1710と、出力バッファ1712と、出力フォーマッター1714とを有している。

出力ポート108はパケットが出力スイッチインターフェース1700において受取られたセル1600によって処理されるべきであることの通知を受取る。 出力要求プロセサ1706はその要求をバッ

ファ1704内に格納し且つ、その後に、そのパケットが格納されているメモリ

内の最初のアドレスと関連する入力スイッチ100に対して誘取要求を発生する。出力要求プロセサ1706は出力スイッチ102から受取ったフルアドレスに基づいて最初の誘取要求を発生する。その後に、爾後の誘取要求はその要求(セル1600から)又は間接セル(以下に説明するように)において与えられたオフセット情報に基づいて入力スイッチへ転送するために発生される。

セル1600と共に与えられたルート情報から決定されるように、バケット長が5個のセルよりも大きい場合には、出力要求プロセサは、最初に、そのバケットと関連する最初の間接セルの転送(メモリからの誘取)を要求する。このことは、セル1600内に与えられたオフセット及びフルアドレスに基づいて間接セルのアドレスを計算することによって行われる。間接セル要求が発生された後に、出力要求プロセサはセル1600内に与えられたオフセットとフルアドレスに基づいてバケット内の残りのセルに対する誘取要求を発生する。出力スイッチ102から間接セルを受取ると、出力要求プロセサは間接セル内に包含されているオフセット情報に基づいてそのバケット内の残りのセルに対する誘取要求を継

### 続して発生する。

その後の間接セルは同様の態様で検索される。即ち、次の間接セルの読取を行う時に、次の間接セルのアドレスが前の間接セル内に格納されている最後のオフセットに基づいて計算される。間接セルを検索するタイミングは、出力ストリーム内における遅延が必要とされないように実施される。各その後の間接セルは先の間接セルの終了前に検索される。このように、出力ストリームが初期化されると、データのバッファ動作が必要とされることはなく、且つ検索プロセサに関連する待ち時間に起因する中断を経験することはない。

個々のメモリバンクに対する出力要求は厳格に順番通りに処理される。即ち、 出力ポートはメモリバンクに対して発行された各要求をトラッキング即ち追跡することが可能であり且つ同一のメモリバンクに対する一連の要求に応答して受取られたデータはそれらが発行されたシーケンス又はパターンに従って厳格に送給される。出力要求プロセサは各メモリバンクに対して発生された要求を追跡する。出力バッファ712は複数個のキューを有しており、即ち各メモリバンクに対

。入力ボートはそのバケットを固定長セルへ分割し且つ該セルを入力スイッチへ転送する(1802)。入力スイッチは、バケット内の最初のセルからキー情報を除去し且つそれを一時的にキーバッファ内に格納する(1804)。その後に、本入力スイッチは、該セルを時分割多重化態様でメモリバンクヘルーチング即ち経路付けさせる(1806)。本入力スイッチは最初のセルがメモリ内のどこに書込まれるかに関連する最初のアドレスを格納し且つ次のセルが書込まれる次の隣接したメモリバンクに

対してメモリ内のオフセットに関連する各付加的なセルに対するオフセットを計算する(1808)。本入力スイッチはパケット長が5個のセルを超えるものである場合にそのパケットに対するリンク情報を格納するための間接セルを作成する(1810)。そのセル数が間接セル内における使用可能なオフセットの数を超える場合には、古い間接セルがメモリ内に格納され且つ新たな間接セルが作成され且つ入力スイッチにおいて受取られた各新たなセルに対して計算されたオフセットに基づいてロードされる。

パケット(及び、存在する場合には、その間接セル)がメモリ内に格納されると、キーと、第一セルのフルアドレスと、オフセット情報とがルックアップ要求として制御器へ転送される(1814)。該制御器はベストマッチのルックアップを実行し且つそのルックアップの結果を発生する。その結果は、デスティネーションボート(出力ボート)とアドレスと、オフセット情報と、次のホップインデックスとを有している(1816)。その結果を包含する通知は適宜の出力ボートへ転送するために出力スイッチへ転送される(1818)。

適知を受取ると、出力ポートはそのパケットと関連するデータに対して入力スイッチに対し一度に1個のセルの誘取要求を発生する(1820)。入力

スイッチは、時分割多重態様でその読取要求を発行し、セルスロット当たり各メモリバンクに対して単一の要求を発生する(1822)。メモリバンクが入力スイッチからの要求を受取ると、その要求及びセルデータと関連している出力ポートが出力スイッチに対して書込まれる(1824)。再度、各セルスロットにお

して2個設けられており(1個の要求キューと1個の応答キュー)、該キューは 、それらが割当てられている特定のストリームに従っ

てメモリから受取られたセルの順番付けを行うために使用される。要求キューは ストリーム番号と読取アドレスとを包含している。メモリに対して要求が発行されると、その要求キューからエントリが除去され且つストリーム番号部分が応答 キュー内に配置される。応答が受取られると、応答キューのヘッドにおけるエントリが除去され且つその応答が応答キューから検索されたストリーム番号によって表わされるストリーム番号へ送られる。

田力ポート108においてセルが受取られると(誘取要求に応答して)、それらは出力バッファ1712内に格納される。与えられたパケットに対して、出力ポートはストリーム化した出力を与えることを必要とされるセルの数を格納する。本発明の1実施例においては、出力ポートからの出力(ストリームデータ)を開始する前に、12個のセルが格納される。出力バッファ1712内に格納するセルの数の選択は誘取プロセスにおける待ち時間に基づくものである(出力ボートからの誘取要求とその誘取要求と関連しているセルの出力ポートへの到着との間のクロックサイクル数)。

出力フォーマッター 1 7 1 4 は出力バッファ 1 7 1 2 からセルを受取り且つそのデータをメモリ 1 7 1 0 内に格納されているメディアヘッダー情報と結合さ

せる。出力スイッチ102から受取られた各要求(通知)は次のホップインデックス(next hop index)を有している。この次のホップインデックスは、与えられたタイプの送信(パケットのデスティネーションから派生される)と関連するメディアヘッダー情報のメモリ1710内の開始アドレスを表わす。出力フォーマッター1714はメモリから戻されたセルデータを適宜のメディアヘッダーと結合してライン出力インターフェース1708を介してルーター20から転送するための適切なパケットを発生する。

次に、図18を参照すると、スイッチを介してパケットをルーチング即ち経路 付けする方法において、パケットが入力ポートにおいて受取られる(1800)

いて、出力スイッチは単一のセルを出力ポートの各々へ転送する。受取ると、出力ポートはそのセルデータをメディアへッダー情報と結合し且つそのデータをデスティネーションへストリームさせる(1826)。

## 变形実施例

本発明の1実施例においては、出力ボートと入力ボートと、メモリバンクとが単一の装置内に包含されている。このメモリを包含する多機能ボートのアーキテクチュアを図19に示してある。特に、多機能ボート1900はメモリバンク105と、ライン入力インターフェース300と、データハンドラー302と、バッファ1704と、出力要求プロセサ1706と、ライン出力インターフェース1708と、格納装置1710と、FIFO1712と、出力フォーマッター1714と、入力スイッチインターフェース1902と、出力スイッチインターフェース1904とを有している。


この多機能ボートは図20に示したように入力スイッチ、出力スイッチ及び制御器に関連して使用される。入力ボート、出力ボート及びメモリバンクの種々の部分的な構成要素は上述した個別的な機能を実行する。然しながら、これらの装置を単一のユニットへ結合させることはコンボーネント間のインターフェースを簡単化させる。特に、多機能ボートと入力スイッチとの間での転送に対する改定したフォーマットを図21に示してある。


多機能ボート1900から入力スイッチへ転送されたセル2100はセルヘッダー2102とセルデータ2104とを包含している。セルヘッダー2102は、図4を参照して上述したフィールドと機能が同様の、タイプフィールド406と、ストリームフィールド408と、パケットヘッダーフィールド410とを包含している。更に、セルヘッダー2102は出力ボート識別子2106及びアドレス2108の形態での読取要求を包含している。出力ボート識別子2106はその読取要求を発生する出力ボートを識別する。アドレス2108は読取られるべきメモリ104内のアドレスを表わす。

本発明を特定の実施例について説明したが、それらは本発明の例示的なものであって制限的なものとして解釈されるべきものではない。その他の実施例


2.4


[図1]








[図2A]



























FIG.\_8






[図10]










-- 109 SRAM 1300


[図13] -- 110 RLE FIG.\_13























## フロントページの続き

- (31)優先権主張番号 08/901,061
- (32)優先日 平成9年7月24日(1997.7.24)
- (33)優先権主張国 米国(US)
- (81)指定国 E P (A T, B E, C H, D E,

 $\mathsf{D}\,\mathsf{K},\;\mathsf{E}\,\mathsf{S},\;\mathsf{F}\,\mathsf{I},\;\mathsf{F}\,\mathsf{R},\;\mathsf{G}\,\mathsf{B},\;\mathsf{G}\,\mathsf{R},\;\mathsf{I}\,\mathsf{E},\;\mathsf{I}\,\mathsf{T},\;\mathsf{L}$ 

U, MC, NL, PT, SE), CA, JP

(72)発明者 ファーガソン、デニス シイ.

アメリカ合衆国、カリフォルニア 94043、 マウンテン ビュー、オーチャード グレ

ン コート 203

(72)発明者 レインクレス, ビョルン オー.

アメリカ合衆国、カリフォルニア 94303,

パロ アルト, グリアー ロード 2731

## 【国際調查報告】

## International application No. INTERNATIONAL SEARCH REPORT PCT/US97/23285 CLASSIFICATION OF SUBJECT MATTER IPC(6) :H04L 12/56 US CL :Please See Extra Sheet. According to International Patent Classification (IPC) or to both national classification and IPC FIELDS SEARCHED Minimum documentation searched (classification system followed by classification symbols) U.S.: 370/389,401,402,407,412,413,414,415,416,417,428,429; 395/280,844,873,917,909; 364/238,240,221 Documentation searched other than minimum documentation to the extent that such documents are included in the fields searched Electronic data base consulted during the international search (name of data base and, where practicable, search terms used) NONE DOCUMENTS CONSIDERED TO BE RELEVANT Citation of document, with indication, where appropriate, of the relevant passages Relevant to claim No. Category\* US 5,491,694 A (OLIVER ET AL.) 13 February 1996, see columns 1,4-12,14,17-25 X 1-6 and figures 1 and 3. Y 2-3, 13, 15-16 US 5,448,702 A (GARCIA ET AL) 05 September 1995, see column 2-3,13,15-16 Y 6 lines 20-68. Further documents are listed in the continuation of Box C. See patent family annex. Inter document published after the interpenoral filing date or priority date and not in conflict with the application but cited to understand the principle or theory underlying the invention Special categories of cited documents: seumant defining the general state of the art which is not considered to of particular relevance document of particular relevance; the claimed invention cannot be sonsidered novel or cannot be considered to involve an inventive stap when the document is taken alone. sartise document published on or after the intermetional filing date document which may throw doubts on priority claim(s) or which is cited to satablish the publication date of another citation or other special reason (as specified) ·L· document of particular relevance; the claimed invention commot be considered to grove an inventive step when the document is combined with one or more other such documents, such combination being obvious to a person skilled in the set dominent referring to an oral disclosure, use, exhibition or other •0• document published prior to the international filing date but later than the priority date claimed document member of the same patent family Date of mailing of the international search report Date of the actual completion of the international search 2 8 JUL 1998 09 APRIL 1998 Authorized officer Name and mailing address of the ISA/US Commissioner of Patents and Trademarks

Form PCT/ISA/210 (second sheet)(July 1992)\*

Washington, D.C. 20231

Facsimile No. (703) 305-3230

DANG TON

(703) 305-4739

Telephone No.

# INTERNATIONAL SEARCH REPORT

International application No. PCT/US97/23285

370/389,401,402,407,412,413,414,415,416,417,428,429; 395/280,844,873,917,909, 364/238,240,221

Form PCT/ISA/210 (extra sheet)(July 1992)\*